Art

J-GLOBAL ID：200902286518155132   Reference number：04A0428695

Between-Core Vector Overlapping for Efficient Core Testing of System-On-Chip LSI Circuits

システムオンチップLSIの効率的なコアテスティングのためのコア間ベクトルオーバラッピング法の提案

Author (5)： SHINOGI TSUYOSHI (三重大 工) ,  YAMADA YUKI (三重大 工) ,  HAYASHI TERUMINE (三重大 工) ,  YOSHIKAWA TOMOHIRO (三重大 工) ,  TSURUOKA SHINJI (三重大 工)
Material： 電子情報通信学会論文誌 D-1  (IEICE Transactions on Information and Systems, Pt.1 (Japanese Edition))
Volume： J87-D-1  Issue： 6  Page： 702-711  Publication year： Jun. 01, 2004 
JST Material Number： S0757B  ISSN： 0915-1915  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *VLSI ,...
Semi thesaurus term： SoC ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=04A0428695&from=J-GLOBAL&jstjournalNo=S0757B") }}

JST classification (1)： Measurement,testing and reliability of solid-state devices  (NC03040G)

Reference (15)：

• MOURAD, S. Principles of Testing Electronic Systems. 2000
• VRANKEN, H. Enhanced reduced pin-count test for full-scan design. International Test Conference, 2001. 2001, 738-747
• BARNHART, C. OPMISR : The foundation for compressed ATPG vectors. International Test Conference, 2001. 2001, 748-757
• 小西秀明. ATGおよびBIST技術を応用したテストコスト削減の新手法. 信学技報. 2002, FTS2001-78
• KAJIHARA, S. On identifying don't care inputs of test patterns for combinational circuits. International Conference on Computer-Aided Design, 2001. 2001, 364-369

Terms in the title (4)： システムオンチップ ,  LSI ,  コア ,  提案