Art

J-GLOBAL ID：200902291537381520   Reference number：06A0130110

The COINS TMD Implementation for the Alpha Architecture and Its Performance Comparison with GCC

Alphaアーキテクチャ用COINSマシン記述の実装とGCCとの比較

Author (3)： TSUKAMOTO TOMOHIRO (電通大 大学院情報システム学研究科) ,  KISE KENJI (電通大 大学院情報システム学研究科) ,  YUBA TOSHITSUGU (電通大 大学院情報システム学研究科)
Material： 情報処理学会研究報告  (IPSJ SIG Technical Reports)
Volume： 2006  Issue： 8(ARC-166)  Page： 49-54  Publication year： Jan. 24, 2006 
JST Material Number： Z0031B  ISSN： 0919-6072  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *computer architecture ,...
Semi thesaurus term： オーバーヘッド ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=06A0130110&from=J-GLOBAL&jstjournalNo=Z0031B") }}

JST classification (2)： Digital computer systems in general  (JC02010O) ,  Language processors  (JD03040F)

Reference (4)：

• A compiler infrastructure project. http://www.coins-project.org/
• ABE, S. A Retargetable Code Generator for the Generic Intermediate Language in COINS. IPSJ Transactions of Programming. 2005, 44, 12-29
• KESSLER, R. E. The Alpha 21264 Microprocessor. IEEE Micro. 1999, 19, 2, 25-36
• 吉瀬謙二. Sim-Core/Alpha Functional Simulator の設計と実装. 電子情報通信学会論文誌, D-I. 2005, J88, 2, 143-154

Terms in the title (5)： アーキテクチャ ,  マシン ,  記述 ,  実装 ,  GCC