Art

J-GLOBAL ID：200902292304133204   Reference number：04A0545739

Scaling to the End of Silicon with EDGE Architectures

EDGEアーキテクチャによるシリコンの終えんへのスケーリング

Author (9)： BURGER D (Univ. Texas at Austin) ,  KECKLER S W (Univ. Texas at Austin) ,  MCKINLEY K S (Univ. Texas at Austin) ,  DAHLIN M (Univ. Texas at Austin) ,  JOHN L K (Univ. Texas at Austin) ,  LIN C (Univ. Texas at Austin) ,  MOORE C R (Univ. Texas at Austin) ,  BURRILL J (Univ. Texas at Austin) ,  MCDONALD R G (Univ. Texas at Austin)
Material： Computer
Volume： 37  Issue： 7  Page： 44-55  Publication year： Jul. 2004 
JST Material Number： B0794A  ISSN： 0018-9162  Document type： Article
Article type： 解説  Country of issue： United States (USA)  Language： ENGLISH (EN)

Thesaurus term： *microprocessor ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=04A0545739&from=J-GLOBAL&jstjournalNo=B0794A") }}

JST classification (1)： General-purpose arithmetic and control units  (JC04020N)

Terms in the title (4)： EDGE ,  アーキテクチャ ,  シリコン ,  スケーリング