Art

J-GLOBAL ID：200902292998871673   Reference number：04A0816796

Low Power FPGA Using Partially Low Swing Routing Architecture

FPGAの配線アーキテクチャの部分的な低電圧化による低消費電力化

Author (2)： MATSUMOTO YOHEI (岡山大 大学院自然科学研究科) ,  MASAKI AKIRA (岡山大 工)
Material： 電子情報通信学会論文誌 A  (IEICE Transaction on Fundamentals of Electronics, Communications and Computer Sciences (Japan Edition))
Volume： J87-A  Issue： 11  Page： 1411-1418  Publication year： Nov. 01, 2004 
JST Material Number： S0621A  ISSN： 0913-5707  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *FPGA ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=04A0816796&from=J-GLOBAL&jstjournalNo=S0621A") }}

JST classification (1)： General  (NC03161C)

Reference (11)：

• LI, F. Architecture evaluation for power-efficient FPGAs. Proc. FPGA'03. 2003, 175-184
• POON, K. A flexible power model for FPGAs. Proc. FPGA'02. 2002, 312-321
• SHANG, L. Dynamic power consumption in virtex-II FPGA family. Proc. FPGA'02. 2002, 156-164
• GEORGE, V. The design of a low energy FPGA. Proc. ISLPED, 1999. 1999, 188-193
• KUSSE, E. Low-energy embedded FPGA structures. Proc. ISLPED, 1998. 1998, 155-160

Terms in the title (4)： FPGA ,  アーキテクチャ ,  低電圧 ,  低消費電力化