Art

J-GLOBAL ID：200902297091880444   Reference number：04A0593681

A Hybrid Power Reduction Mechanism Using Pipeline Stage Unification and Dynamic Voltage Scaling

パイプラインステージ統合とダイナミック・ボルテージ・スケーリングを併用したハイブリッド消費電力削減機構

Author (3)： SHIMADA HAJIME (名古屋大 大学院工学研究科) ,  ANDO HIDEKI (名古屋大 大学院工学研究科) ,  SHIMADA TOSHIO (名古屋大 大学院工学研究科)
Material： 情報処理学会シンポジウム論文集  (情報処理学会ワークショップ論文集)
Volume： 2004  Issue： 6  Page： 11-18  Publication year： May. 26, 2004 
JST Material Number： Y0978B  ISSN： 1344-0640  Document type： Proceedings
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *pipeline processing ,...
Semi thesaurus term： clock frequency ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=04A0593681&from=J-GLOBAL&jstjournalNo=Y0978B") }}

JST classification (2)： Digital computer systems in general  (JC02010O) ,  Digital computer hardwares in general  (JC04010C)

Terms in the title (5)： パイプライン ,  ステージ ,  統合 ,  併用 ,  消費電力