32nm technology node高性能MOSFETにおけるゲート電極仕事関数と不純物最適設計に関する検討

AWANO MISA; KUSUNOKI NAOKI; FUJII OSAMU; YOSHIMURA HISAO; MIYASHITA KEI; NAKAYAMA TAKEO; ADACHI KANNA; AZUMA ATSUSHI

Art

J-GLOBAL ID：200902297248862917 Reference number：07A0377997

32nm technology node高性能MOSFETにおけるゲート電極仕事関数と不純物最適設計に関する検討

Publisher site Copy service {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=07A0377997&COPY=1") }}
Access JDreamⅢ for advanced search and analysis. {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=07A0377997&from=J-GLOBAL&jstjournalNo=Y0054A") }}

Author (8)： , , , , , , ,
Material：
Volume： 54th Issue： 2 Page： 927 Publication year： Mar. 27, 2007
JST Material Number： Y0054A Document type： Proceedings
Article type：短報 Country of issue： Japan (JPN) Language： JAPANESE (JA)

,...

To see more with JDream III (charged). {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=07A0377997&from=J-GLOBAL&jstjournalNo=Y0054A") }}

Transistors

, , , , ,

Return to Previous Page