Pat

J-GLOBAL ID：200903000005116363

半導体装置及びそのテスト方法

Inventor： 成松 裕介
Applicant, Patent owner： 株式会社東芝
Agent (1)： 竹村 壽
Gazette classification：公開公報
Application number (International application number)：1999179900
Publication number (International publication number)：2001007275
Application date： Jun. 25, 1999
Publication date： Jan. 12, 2001
Summary：

【要約】【課題】 製品完成後もウェハ試験時と同等の試験が可能な構造を有するパッケージに組み立てられた半導体装置及びそのテスト方法を提供する。【解決手段】 半導体装置のチップ10上に形成されたテスト用端子2の全部又は一部の上にテスト用端子を露出させるためのパッケージ開口部9が存在するようにしておくか、もしくはテスト用チップ端子に導通させたコンタクト部分を存在するようにしておく。テスト用端子は、ウェハテスト時のみ使用され、パッケージングの際コンタクトされないチップ端子である。信頼性を高めるために、パッケージングの際このパッドもしくはコンタクト部分は、絶縁体による封止7が必要になるが封止後も、この絶縁体を部分的に除去することによってウェハ試験時と同等の試験を製品に対して行うことが出来る。完成品に近い状態でウェハ試験を行うことが出来る。

Claim (excerpt)：

主面に外部接続端子及び少なくとも1つのテスト用端子が形成された半導体チップと、前記主面上に形成され、前記外部端子及びテスト用端子を被覆保護する絶縁封止体と、内部に前記テスト用端子の少なくとも1つが配置されるように前記絶縁封止体に形成された開口部が埋め込まれた絶縁体とを具備していることを特徴とする半導体装置。

IPC (2)：

H01L 23/50 ,  H01L 21/66

FI (2)：

H01L 23/50 X ,  H01L 21/66 E

F-Term (13)：

4M106AA04 ,  4M106AB17 ,  4M106AB20 ,  4M106BA01 ,  4M106CA01 ,  4M106CA02 ,  4M106CA08 ,  4M106CA09 ,  5F067AA01 ,  5F067AA19 ,  5F067AB04 ,  5F067CD06 ,  5F067DE04

Patent cited by the Patent：

Cited by examiner (2)

• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平4-038929   Applicant：日本電気株式会社
• 特開昭59-033866