Pat
J-GLOBAL ID：200903000057944981
半導体装置
Inventor：
Applicant, Patent owner：
,
Agent (1)：
大日方 富雄
Gazette classification：公開公報
Application number (International application number)：1993027684
Publication number (International publication number)：1994244192
Application date： Feb. 17, 1993
Publication date： Sep. 02, 1994
Summary：
【要約】【目的】 高速動作性を保持しつつ、トランジスタの面積効率をあげて、チップサイズの縮小化を図ることができるパワートランジスタを提供する。【構成】 ベース拡散層11の一部にエミッタ拡散層12,12...がストライプ状に形成されたパワートランジスタ。基体10にはエミッタ拡散層12の形成が禁止される空き領域11Aが設けられ、この領域11Aの上に絶縁膜21を介してエミッタ電極用のボンディングパッド24が形成される。ストライプ状のエミッタ拡散層12,12...はその先端部がが空き領域11Aの輪郭部分に至るように折り曲げられているので、空き領域11Aの輪郭を上記ボンディングパッド24の形状に基いて最小面積に規定することができる。ストライプ型パワートランジスタの上記空き領域11Aを狭めることによって、高速動作性が高く、実働面積効率の高いパワートランジスタが達成され、チップサイズの縮小化、更には原価低減が図られる。
Claim (excerpt)：
ベース領域が基体上の拡散層にて構成され、エミッタ領域が該拡散層内に設けられたストライプ状の拡散層にて構成されたトランジスタを具えてなる半導体装置において、当該ベース領域の一部にエミッタ領域の形成が禁止される空き領域が設けられ、該空き領域の上に絶縁膜を介してエミッタ電極用のボンディングパッドが形成されるとともに、前記ストライプ状のエミッタ領域が前記空き領域の輪郭部分に至るように当該拡散層の先端部が折り曲げられていることを特徴とする半導体装置。
IPC (2)：
Return to Previous Page
