Pat

J-GLOBAL ID：200903000074017970

半導体レ-ザの製造方法

Inventor： 山本 優子
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 宮越 典明
Gazette classification：公開公報
Application number (International application number)：1991177202
Publication number (International publication number)：1993110204
Application date： Jun. 21, 1991
Publication date： Apr. 30, 1993
Summary：

【要約】【目的】 良品特性歩留りが大幅に改善できる半導体レーザの製造方法を提供すること。【構成】 電流狭窄を形成する際のマスクとして、SiNx膜5とSiO2膜51との2種類の膜を用い、活性層幅の制御が容易なドライエッチング法を採用し、かつ、電流狭窄構造を平坦にし、各層厚さの均一性に優れているMOVPE法を採用する点に特徴を有する。【効果】 発光部位の幅の制御性を向上させることができ、また、各層厚の均一性を向上させることができ、その結果、良品特性歩留りを大幅に改善できる効果が生ずる。

Claim (excerpt)：

半導体レーザの製造工程において、(A) InP基板上に発光領域となるInGaAsP活性層を含むInGaAsP及びInPのダブルヘテロ層を形成する工程、(B) 表面にSiNx膜を形成する工程、(C) 該SiNx膜をストライプ状に選択エッチングする工程、(D) その後SiO2膜を形成する工程、(E) 上記SiNxとSiO2膜との二重層部分からなる選択マスクを選択エッチングで 形成する工程、(F) 上記選択マスクを用いて、RIBE法により、前記ダブルヘテロ層及び活性層よりも深く、かつ、短形に残すエッチングを行う工程、(G) SiO2膜を除去し、SiNxマスクを残したままMOVPE法によりダブルヘテロ層の垂直な側面をInP層で埋め込む工程、(H) SiNxマスクを除去して電極用キャップ層を成長する工程、を含むことを特徴とする半導体レーザの製造方法。

IPC (2)：

H01S 3/18 ,  H01L 21/302