Pat

J-GLOBAL ID：200903000128582024

半導体装置の製造方法

Inventor： 山岸 万千雄
Applicant, Patent owner： ソニー株式会社
Agent (1)： 佐藤 隆久
Gazette classification：公開公報
Application number (International application number)：1996015697
Publication number (International publication number)：1997213783
Application date： Jan. 31, 1996
Publication date： Aug. 15, 1997
Summary：

【要約】【課題】トレンチ素子分離領域の活性化領域における電界集中を緩和でき、データ保持能力の向上を図れる半導体装置の製造方法を実現する。【解決手段】フローティングゲートを有し、トレンチ素子分離構造を採用した半導体不揮発性記憶装置において、半導体基板1に形成されたトレンチ2内に埋め込んだ酸化シリコン膜3aの活性化領域となる上面縁部(コーナ部)3bを、エッチング、好ましくは異方性エッチングにより上面3cから順テーパとなるように形成するので、フローティングゲート7とコントロールゲート9との間に対する電界集中を緩和でき、フローティングゲート7からの不要な電荷の放出を防止でき、ひいてはデータ保持能力を向上できる利点がある。

Claim (excerpt)：

半導体基板に形成されたトレンチ内に絶縁膜を埋め込み、この埋め込まれた絶縁膜に対する平坦化処理を行った後、上記絶縁膜上の少なくとも一部を含む上記半導体基板上にゲート電極を形成する半導体装置の製造方法であって、上記平坦化処理後に、エッチングにより上記絶縁膜の上面縁部を、当該上面側から側面に向かって鈍角をもった傾斜をなす順テーパ状に形成し、その後上記ゲート電極の形成を行う半導体装置の製造方法。

IPC (6)：

H01L 21/76 ,  H01L 21/3065 ,  H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (4)：

H01L 21/76 N ,  H01L 21/302 L ,  H01L 27/10 434 ,  H01L 29/78 371