Pat

J-GLOBAL ID：200903000133295319

半導体装置の製造方法

Inventor： ▲高▼橋 道弥 ,  上田 哲也 ,  原田 剛史
Applicant, Patent owner： 松下電器産業株式会社
Agent (3)： 岩橋 文雄 ,  坂口 智康 ,  内藤 浩樹
Gazette classification：公開公報
Application number (International application number)：2003277387
Publication number (International publication number)：2005045006
Application date： Jul. 22, 2003
Publication date： Feb. 17, 2005
Summary：

【課題】半導体装置の微細化に伴い配線間で発生するスクラッチに起因するショートを低減させる必要がある。またビア部のSM耐性を向上させる必要がある。【解決手段】半導体基板上の第1の絶縁膜に埋め込み配線を形成する。そして、この配線間の第1の絶縁膜をエッチングして後退させ配線と第1の絶縁膜の間に段差を設ける。そして、この段差を反映させるように第2の絶縁膜を形成する。そして、第3の絶縁膜を形成し平坦化を行う。そして、配線に接続するためのビアプラグを形成する。このとき、ビアプラグと配線の接続部において第2の絶縁膜で覆うことによりビアの応力集中を緩和させることができる。【選択図】図2

Claim 1：

半導体基板上の絶縁膜に配線溝を形成する工程(a)と、 前記配線溝上にバリア膜を形成する工程(b)と、 前記工程(b)の後に前記半導体基板上に前記配線溝を埋め込むための金属膜を形成する工程(c)と、 前記金属膜を研磨して配線を形成する工程(d)と、 前記配線と同一表面にある前記絶縁膜を薬液により後退させて前記配線を突出させる工程(e)と、 前記工程(e)の後に後退させた前記絶縁膜表面の残渣を除去する工程(f)とを有することを特徴とする半導体装置の製造方法。

IPC (4)：

H01L21/3205 ,  H01L21/306 ,  H01L21/3065 ,  H01L21/768

FI (4)：

H01L21/88 A ,  H01L21/90 B ,  H01L21/306 M ,  H01L21/302 102

F-Term (57)：

5F004AA09 ,  5F004BA11 ,  5F004DA00 ,  5F004DA01 ,  5F004DA22 ,  5F004DA23 ,  5F004DA24 ,  5F004DA25 ,  5F004DA26 ,  5F004EA10 ,  5F004FA08 ,  5F033HH11 ,  5F033HH21 ,  5F033HH32 ,  5F033KK11 ,  5F033KK21 ,  5F033KK32 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033MM17 ,  5F033NN32 ,  5F033PP06 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ12 ,  5F033QQ14 ,  5F033QQ15 ,  5F033QQ20 ,  5F033QQ27 ,  5F033QQ30 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ91 ,  5F033QQ93 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR11 ,  5F033RR29 ,  5F033SS11 ,  5F033SS22 ,  5F033WW01 ,  5F033WW02 ,  5F033XX06 ,  5F033XX19 ,  5F033XX21 ,  5F033XX31 ,  5F043AA31 ,  5F043BB22 ,  5F043DD16 ,  5F043GG02

Patent cited by the Patent：

Cited by applicant (1)

• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平11-057947   Applicant：日本電気株式会社