Pat

J-GLOBAL ID：200903000134656340

フェイスダウン実装用半導体チップ

Inventor： 笠原 愼一 ,  助田 俊明 ,  丸山 嘉明 ,  入江 正志
Applicant, Patent owner： 富士通株式会社
Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1992038290
Publication number (International publication number)：1993235089
Application date： Feb. 26, 1992
Publication date： Sep. 10, 1993
Summary：

【要約】【目的】 フェイスダウン実装用半導体チップ特に金属バンプに関し、接続に対する確実性と信頼性の改善を目的とする。【構成】 半導体チップ11の金属バンプ2が、チップ11の一方の対向辺に沿って等ピッチpで整列する2列であり、整列端のバンプ2とチップ11の他方の対向辺との間隔dが、バンプ2の整列ピッチpと同じまたはそれ以下である。半導体チップ12の金属バンプ2a〜2nが等ピッチpの2列であり、同じ列のバンプ2a〜2nがその整列方向に中央部から整列端に向けて先端面積を大きくする。半導体チップ13の金属バンプ2を、円形状の曲線に沿わせて形成する。半導体チップ14の金属バンプ2の少なくとも出力信号端用金属バンプ2を、該表面の輪郭辺に対し直角方向に2個ずつ設ける。半導体チップ15の金属バンプ 2a1〜2n1 を、その整列方向に中央部から整列端に向けて高くする。

Claim (excerpt)：

四角形である半導体チップ(11)の表面に形成した複数の実装用金属バンプ(2) が、該チップ(11)の一方の対向辺に沿って等ピッチ(p) で整列する2列であり、整列端の該バンプ(2) と該チップ(11)の他方の対向辺との間隔(d) が、該バンプ(2) の整列ピッチ(p) と同じまたはそれ以下であることを特徴とするフェイスダウン実装用半導体チップ。

Patent cited by the Patent：

Cited by examiner (1)

• 特開昭63-071454