Pat
J-GLOBAL ID：200903000164368055
半導体記憶装置
Inventor：
Applicant, Patent owner：
Agent (1)：
吉田 研二 (外2名)
Gazette classification：公開公報
Application number (International application number)：1996285063
Publication number (International publication number)：1998134565
Application date： Oct. 28, 1996
Publication date： May. 22, 1998
Summary：
【要約】【課題】 3トランジスタ型メモリセルを用いた半導体記憶装置において、書き込み対象となっていないカラムのメモリセルのデータが破壊されてしまうのを防止し、制御が容易な半導体記憶装置を提供する。【解決手段】 各カラム毎にANDゲート50を設け、各カラムに属するメモリセルに対してはこのANDゲートを介してライトワード信号を供給する。ANDゲート50はライトワード信号と、カラムセレクト信号WY(0〜n-1)との論理積を取り、2重ワード信号を生成する。この2重ワード信号は、書き込み対象となっているメモリセルに対してのみ「H」となるため、書き込み対象対象となっていないカラムのメモリセルのデータを破壊してしまうことがなく、制御が容易となる。
Claim 1：
3トランジスタ型メモリセルを用いた半導体記憶装置において、アドレスをデコードし、カラムセレクタ信号を生成するカラムアドレスデコーダと、アドレス及びライト制御信号をデコードし、ライトワード信号を生成するライトワードデコーダと、前記ライトワード信号と、前記カラムセレクタ信号との論理積をとり、2重ワード信号を生成し、この2重ワード信号を前記3トランジスタ型メモリセルに供給するANDゲートと、を含み、前記カラムセレクタ信号によって選択されたカラムに属する前記3トランジスタ型メモリセルにのみ、前記ライトワード信号が供給されることを特徴とする半導体記憶装置。
IPC (2)：
FI (2)：
G11C 11/34 352 B
, G11C 11/40 B
