Pat

J-GLOBAL ID：200903000178064636

半導体装置の製造方法および半導体装置

Inventor： 岡 伸彦
Applicant, Patent owner： シャープ株式会社
Agent (2)： 山崎 宏 ,  前田 厚司
Gazette classification：公開公報
Application number (International application number)：2005364790
Publication number (International publication number)：2007173298
Application date： Dec. 19, 2005
Publication date： Jul. 05, 2007
Summary：

【課題】下地層を高精度にパターニングすることができ、下地層にスクラッチおよび腐食が生じるのを防ぐことができる半導体装置の製造方法および半導体装置を提供する。【解決手段】第1のフォト工程にて、下地段差4aを有するポリシリコン4上にポジレジストを塗布した後、このポジレジストに対して露光および現像を行って、ポジレジスト5を形成する。第2のフォト工程にて、ポジレジスト5の周囲にネガレジストを塗布した後、このネガレジストに対して露光および現像を行って、ネガレジスト29を形成する。ネガレジスト29は、第1のフォト工程で下地段差4aからの反射光によりポジレジスト5に形成されたくびれ部5aを補う。【選択図】図3

Claim (excerpt)：

下地段差を有する下地層を形成する下地層形成工程と、 上記下地層上に第1のレジストを塗布した後、上記第1のレジストに対して露光および現像を行って、第1のレジストパターンを形成する第1のフォト工程と、 上記第1のレジストパターンの周囲に第2のレジストを塗布した後、上記第2のレジストに対して露光および現像を行って、第2のレジストパターンを形成する工程と を備え、 上記第2のレジストパターンは、上記第1のフォト工程で上記下地段差からの反射光により上記第1のレジストパターンに形成されたくびれ部を補うことを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 21/027 ,  H01L 21/28 ,  H01L 29/78 ,  G03F 7/40

FI (6)：

H01L21/30 570 ,  H01L21/30 502C ,  H01L21/28 D ,  H01L21/28 E ,  H01L29/78 301G ,  G03F7/40 511

F-Term (24)：

2H096AA25 ,  2H096BA01 ,  2H096BA09 ,  2H096HA05 ,  2H096JA04 ,  2H096KA30 ,  4M104BB01 ,  4M104CC05 ,  4M104DD62 ,  4M104DD71 ,  5F046AA12 ,  5F046AA26 ,  5F046DA02 ,  5F046DA29 ,  5F046JA22 ,  5F046LA18 ,  5F140AA39 ,  5F140BF01 ,  5F140BF04 ,  5F140BG38 ,  5F140CA03 ,  5F140CB01 ,  5F140CE11 ,  5F140CE14

Patent cited by the Patent：

Cited by applicant (1)

• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平3-251410   Applicant：富士通株式会社