Pat

J-GLOBAL ID：200903000197366856

半導体集積回路装置及び半導体集積回路のテスト方法

Inventor： 相沢 智哉
Applicant, Patent owner： 川崎製鉄株式会社
Agent (1)： 長谷川 芳樹 (外3名)
Gazette classification：公開公報
Application number (International application number)：1993327707
Publication number (International publication number)：1995183460
Application date： Dec. 24, 1993
Publication date： Jul. 21, 1995
Summary：

【要約】【目的】 自由度の高いテストを行えるようにする。【構成】 本発明の半導体集積回路装置は、所定の論理回路の入力に設けられたN個の入力バッファと、N個の入力バッファの各出力にその入力の一方が接続されたN個のEXNORゲートとを有し、第1番目のEXNORゲートのもう一つの入力は電源側に接続され、第m番目(2≦m≦N)のEXNORゲートのもう一つの入力は第m-1番目のEXNORゲートの出力に接続され、第N番目のEXNORゲートの出力は外部への出力端子の側に与えられていることを特徴とする。

Claim (excerpt)：

論理回路の入力に設けられたN個の入力バッファと、前記N個の入力バッファの各出力にその入力の一方が接続されたN個のEXNOR又はEXORゲートとを有し、第1番目の前記EXNOR又はEXORゲートのもう一つの入力は電源側又はグランド側に接続され、第m番目(2≦m≦N)の前記EXNOR又はEXORゲートのもう一つの入力は第m-1番目の前記EXNOR又はEXORゲートの出力に接続され、第N番目の前記EXNOR又はEXORゲートの出力は外部への出力端子の側に与えられていることを特徴とする半導体集積回路装置。

IPC (2)：

H01L 27/04 ,  H01L 21/822