Pat

J-GLOBAL ID：200903000198623020

アナログ・ディジタル変換器及びそれを搭載したマイクロコンピュータ

Inventor： 久保木 茂雄 ,  河野 淳一
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 武 顕次郎
Gazette classification：公開公報
Application number (International application number)：1994115431
Publication number (International publication number)：1995321656
Application date： May. 27, 1994
Publication date： Dec. 08, 1995
Summary：

【要約】 (修正有)【目的】半導体集積回路で製造するに好適で、小型化、高精度化が容易な逐次比較型A/D変換器を提供する。【構成】ディジタルグループを上位ビットと下位ビットグループに分割し、等抵抗群からなる第1のラダー抵抗回路32と第1のスイッチデコーダ回路33により構成した上位ビットグループ用比較電圧生成回路(第1のD/A変換回路)と、第2のスイッチデコーダ回路50と重み付け容量群C1〜C4とで構成した下位ビットグループ用比較電圧生成回路(第2のD/A変換回路)とを用い、上位ビットグループ逐次比較用には、第1のD/A変換回路の出力を未知入力アナログ電圧に対する比較電圧として使い、下位ビットグループ逐次比較用には、第1及び第2のD/A変換回路の出力を加減算して得た電圧を未知入力アナログ電圧に対する比較電圧として使うようにした。

Claim (excerpt)：

比較電圧生成回路と、該比較電圧生成回路の出力とアナログ入力電圧をそれぞれ一方と他方の入力とするコンパレータとを備え、該コンパレータの出力に応じて上記比較電圧生成回路の出力電圧を逐次切換える方式の逐次比較型アナログ・ディジタル変換器において、上記比較電圧生成回路を、基準電圧を分割して複数の分圧電圧を生成する抵抗分圧回路と、該抵抗分圧回路の分圧電圧を上記コンパレータの出力に応じて選択し出力する第1のスイッチデコーダ回路と、該第1のスイッチデコーダ回路の出力と上記コンパレータの一方の入力の間に接続されたサンプリング容量素子と、上記抵抗分圧回路の分圧電圧を上記コンパレータの出力に応じて選択し出力する第2のスイッチデコーダ回路と、該第2のスイッチデコーダ回路の出力を上記サンプリング容量素子の電圧に加減算する重み付け容量素子群とで構成し、上記第1のスイッチデコーダ回路の出力電圧を比較電圧とする上位ビットグループの逐次比較動作と、第2のスイッチデコーダ回路の出力電圧を上記重み付け容量素子群を介して上記第1のスイッチデコーダ回路の出力電圧に加減算した電圧を比較電圧とする下位ビットグループの逐次比較動作とを順次行なうように構成したことを特徴とするアナログ・ディジタル変換器。

IPC (4)：

H03M 1/46 ,  G06F 15/78 510 ,  H03M 1/68 ,  H03M 1/76

Patent cited by the Patent：

Cited by examiner (3)

• 特開平1-133424
  
• 特開昭60-132422
  
• 特開昭62-094024