Pat
J-GLOBAL ID：200903000212313888

半導体装置の製造方法

Inventor：
淺川 達彦

About 淺川 達彦

, 
田中 秀一

About 田中 秀一

, 
今井 英生

About 今井 英生


Applicant, Patent owner：
セイコーエプソン株式会社

About セイコーエプソン株式会社


Agent (4)： 布施 行夫 ,  大渕 美千栄 ,  伊奈 達也 ,  竹腰 昇
Gazette classification：公開公報
Application number (International application number)：2005196642
Publication number (International publication number)：2007019102
Application date： Jul. 05, 2005
Publication date： Jan. 25, 2007
Summary：
【課題】 本発明の目的は、導電層の密着性の向上及びマイグレーションの防止を図ることにある。【解決手段】 半導体装置の製造方法は、(a)電極パッド16及びパッシベーション膜18を有する半導体基板10の上方に、少なくとも複数の分離した第1及び第2の樹脂部32,34を含む樹脂層30を形成する工程と、(b)樹脂層30をキュアすることにより、第1及び第2の樹脂部32,34が一体化した樹脂突起40を形成する工程と、(c)電極パッド16と電気的に接続し、かつ樹脂突起40の上方を通る導電層50を形成する工程と、を含む。(a)工程で、第2の樹脂部34を、少なくとも電極パッド16と第1の樹脂部32の間に形成し、かつ第1の樹脂部32よりも小さい幅で形成する。【選択図】 図8
Claim (excerpt)：
(a)電極パッド及びパッシベーション膜を有する半導体基板の上方に、少なくとも複数の分離した第1及び第2の樹脂部を含む樹脂層を形成する工程と、 (b)前記樹脂層をキュアすることにより、前記第1及び第2の樹脂部が一体化した樹脂突起を形成する工程と、 (c)前記電極パッドと電気的に接続し、かつ前記樹脂突起の上方を通る導電層を形成する工程と、 を含み、 前記(a)工程で、前記第2の樹脂部を、少なくとも前記電極パッドと前記第1の樹脂部の間に形成し、かつ前記第1の樹脂部よりも小さい幅で形成する半導体装置の製造方法。
IPC (3)：
H01L 21/320 ,  H01L 23/52 ,  H01L 21/60
FI (2)：
H01L21/88 T ,  H01L21/60 321E
F-Term (40)：
5F033HH07 ,  5F033HH08 ,  5F033HH11 ,  5F033HH13 ,  5F033HH17 ,  5F033HH23 ,  5F033JJ01 ,  5F033JJ07 ,  5F033JJ08 ,  5F033JJ11 ,  5F033JJ13 ,  5F033JJ17 ,  5F033JJ23 ,  5F033MM05 ,  5F033MM13 ,  5F033MM21 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033PP19 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ01 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ14 ,  5F033QQ16 ,  5F033QQ74 ,  5F033QQ75 ,  5F033QQ94 ,  5F033RR04 ,  5F033RR06 ,  5F033RR21 ,  5F033RR22 ,  5F033RR27 ,  5F033SS22 ,  5F033VV00 ,  5F033VV07 ,  5F033XX14
Patent cited by the Patent：
Cited by applicant (6)
Show all

Return to Previous Page

TOP

BOTTOM