Pat

J-GLOBAL ID：200903000229319880

FFSモードの液晶表示装置及びその製造方法

Inventor： 金 鐵 河 ,  鄭 煕 チョル ,  河 坪 秀 ,  安 致 旭
Applicant, Patent owner： ヒュンダイ ディスプレイ テクノロジー インコーポレイテッド
Agent (1)： 特許業務法人共生国際特許事務所
Gazette classification：公開公報
Application number (International application number)：2001367846
Publication number (International publication number)：2002244158
Application date： Nov. 30, 2001
Publication date： Aug. 28, 2002
Summary：

【要約】 (修正有)【課題】 1つの画素を区画配置して画素電圧が互いに相殺されて零電圧になるようにすることにより、残留DC電圧による残像を改善させることができる、FFSモード液晶表示装置及びその製造方法を提供すること。【解決手段】 透明絶縁基板上に形成されて相互に垂直交差するように配列されるゲートバスライン32とデータバスライン34、及び前記ゲートバスラインと水平に配列される共通電極ライン30と、前記ゲートバスラインとデータバスラインが成す空間内に限定される画素領域を含んで構成されるFFSモードの液晶表示装置において、前記画素領域に形成されて少なくとも2つ以上の領域に分割された第1透明電極24と、前記第1透明電極と絶縁されて第1透明電極上に第1透明電極と同様に分割された第2透明電極28を含んで構成されるが、前記第1領域Aには第2透明電極28にデータ電圧が印加され、第2領域Bには第1透明電極24にデータ電圧が印加されて画素領域にかかる電圧の合計が零電圧になるように構成されている。

Claim (excerpt)：

透明絶縁基板上に形成されて相互に垂直交差するように配列されるゲートバスラインとデータバスライン、及び前記ゲートバスラインと水平に配列される共通電極ラインと、前記ゲートバスラインとデータバスラインが成す空間内に限定される画素領域を含んで構成されるFFS(フリンジ・フィールド・スイッチング)モードの液晶表示装置において、前記画素領域に形成されて少なくとも第1領域及び第2領域に分割された第1透明電極と、前記第1透明電極と絶縁されて、第1透明電極上に第1透明電極と同様に分割された第2透明電極を含んで構成され、前記第1領域の第2透明電極にデータ電圧が印加され、また第2領域の第1透明電極にデータ電圧が印加されて画素領域にかかる電圧の合計が零電圧になるように構成されていることを特徴とするFFSモードの液晶表示装置。

IPC (7)：

G02F 1/1368 ,  G02F 1/1337 505 ,  G02F 1/1343 ,  G09F 9/30 330 ,  G09F 9/30 336 ,  G09F 9/35 ,  H04N 5/66 102

FI (7)：

G02F 1/1368 ,  G02F 1/1337 505 ,  G02F 1/1343 ,  G09F 9/30 330 Z ,  G09F 9/30 336 ,  G09F 9/35 ,  H04N 5/66 102 A

F-Term (26)：

2H090JB02 ,  2H090KA18 ,  2H090LA04 ,  2H090MA02 ,  2H092GA14 ,  2H092HA04 ,  2H092JA21 ,  2H092JB01 ,  2H092JB05 ,  2H092JB13 ,  5C058AA06 ,  5C058AB01 ,  5C058BA28 ,  5C094AA02 ,  5C094AA06 ,  5C094BA43 ,  5C094CA19 ,  5C094DA14 ,  5C094DA15 ,  5C094DB01 ,  5C094EA04 ,  5C094EA05 ,  5C094EA07 ,  5C094EB02 ,  5C094FB12 ,  5C094FB15