Pat

J-GLOBAL ID：200903000241308567

半導体装置及びその製造方法

Inventor： 伊藤 信和 ,  松原 義久
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 若林 忠 (外4名)
Gazette classification：公開公報
Application number (International application number)：1998245684
Publication number (International publication number)：2000077411
Application date： Aug. 31, 1998
Publication date： Mar. 14, 2000
Summary：

【要約】【課題】 銅配線を埋め込み形成するための溝をフォトリソグラフィー法で形成する際に、下層銅配線からの露光光の反射を防止する。【解決手段】 多層銅配線を含む半導体装置の少なくとも一つの銅配線層の下層に当たる銅配線表面を20nm/分以下の酸化レートで膜厚30nm以上の酸化銅に改質する。

Claim (excerpt)：

多層銅配線を含む半導体装置であって、少なくとも一つの銅配線層の下層に当たる銅配線表面が20nm/分以下の酸化レートで膜厚30nm以上の酸化銅に改質されていることを特徴とする半導体装置。

IPC (4)：

H01L 21/3205 ,  C01G 3/02 ,  H01L 21/316 ,  H01L 21/768

FI (4)：

H01L 21/88 M ,  C01G 3/02 ,  H01L 21/316 S ,  H01L 21/90 A

F-Term (15)：

5F033AA29 ,  5F033AA64 ,  5F033AA73 ,  5F033BA17 ,  5F033BA25 ,  5F033BA37 ,  5F033BA41 ,  5F033DA08 ,  5F033DA38 ,  5F058BA20 ,  5F058BC03 ,  5F058BF53 ,  5F058BF73 ,  5F058BH10 ,  5F058BJ10

Patent cited by the Patent：

Cited by examiner (3)

• 特開平4-273437
  
• 特開平2-031448
  
• 半導体素子の製造方法
  Gazette classification：公開公報   Application number：特願平4-214159   Applicant：沖電気工業株式会社