Pat
J-GLOBAL ID:200903000266508528

半導体素子の形成方法及び半導体素子

Inventor:
Applicant, Patent owner:
Agent (1): 西山 恵三 (外1名)
Gazette classification:公開公報
Application number (International application number):2002018443
Publication number (International publication number):2002305315
Application date: Jan. 28, 2002
Publication date: Oct. 18, 2002
Summary:
【要約】【課題】 密着性、耐環境性に優れた半導体素子を効率よく形成する。【解決手段】 大気圧以下の圧力での高周波プラズマCVD法によって基板上にシリコン系材料からなる複数のpin接合を形成する工程を有する半導体素子の形成方法であって、前記pin接合のうち一のpin接合のp層、i層及びn層の一部を形成した後、もしくは、n層、i層及びp層の一部を形成した後に、その表面に露出しているp層もしくはn層を酸素含有雰囲気に曝す工程と、該酸素含有雰囲気に曝されたp層もしくはn層上に、該p層もしくはn層と同一の導電型を有する層を形成することにより一のpin接合を完成する工程と、、前記一のpin接合に隣接する他のpin接合のn層もしくはp層を形成してpn界面を形成する工程と、を有する。
Claim (excerpt):
大気圧以下の圧力での高周波プラズマCVD法によって基板上にシリコン系材料からなる複数のpin接合を形成する工程を有する半導体素子の形成方法であって、前記pin接合のうち一のpin接合のp層、i層及びn層の一部を形成した後、もしくは、n層、i層及びp層の一部を形成した後に、その表面に露出しているp層もしくはn層を酸素含有雰囲気に曝す工程と、該酸素含有雰囲気に曝されたp層もしくはn層上に、該p層もしくはn層と同一の導電型を有する層を形成することにより一のpin接合を完成する工程と、前記一のpin接合に隣接する他のpin接合のn層もしくはp層を形成してpn界面を形成する工程と、を有することを特徴とする半導体素子の形成方法。
FI (2):
H01L 31/04 A ,  H01L 31/04 W
F-Term (10):
5F051AA03 ,  5F051AA04 ,  5F051AA05 ,  5F051CA02 ,  5F051CA03 ,  5F051CA04 ,  5F051CA16 ,  5F051CA32 ,  5F051DA04 ,  5F051DA15

Return to Previous Page