Pat
J-GLOBAL ID:200903000280761112
半導体素子の製造方法
Inventor:
Applicant, Patent owner:
Agent (8):
三好 秀和
, 三好 保男
, 岩▲崎▼ 幸邦
, 栗原 彰
, 川又 澄雄
, 伊藤 正和
, 高橋 俊一
, 高松 俊雄
Gazette classification:公開公報
Application number (International application number):2002247716
Publication number (International publication number):2004087848
Application date: Aug. 27, 2002
Publication date: Mar. 18, 2004
Summary:
【課題】耐圧を再現性良く得ることができる半導体素子の製造方法を提供する。【解決手段】第1導電型の第1の半導体層12と第1の半導体層12の上部に接した第2導電型の第2の半導体層13からなるpn接合界面を少なくとも一部に含む半導体基体10を形成する工程と、半導体基体10の表面から半導体基体10の一部を選択的に除去しpn接合界面の端部を露出させる工程と、半導体基体10の表面にpn接合界面の端部と接触するようにガラス溶液層を形成する工程と、ガラス溶液層を焼成してガラス保護膜14を形成する工程と、ガラス保護膜14に電子線を照射し負電荷内蔵ガラス保護膜14aを形成する工程とを含む。【選択図】 図4
Claim (excerpt):
第1導電型の第1の半導体層と、前記第1の半導体層の上部に接した第2導電型の第2の半導体層からなるpn接合界面を少なくとも一部に含む半導体基体を形成する工程と、
前記半導体基体の表面から、前記半導体基体の一部を選択的に除去し、前記pn接合界面の端部を露出させる工程と、
前記半導体基体の表面に、前記pn接合界面の端部と接触するように、ガラス溶液層を形成する工程と、
前記ガラス溶液層を焼成してガラス保護膜を形成する工程と、
前記ガラス保護膜に電子線を照射し、負電荷内蔵ガラス保護膜を形成する工程
とを含むことを特徴とする半導体素子の製造方法。
IPC (3):
H01L21/329
, H01L21/263
, H01L29/861
FI (3):
H01L29/91 B
, H01L21/263 E
, H01L29/91 Z
Return to Previous Page