Pat

J-GLOBAL ID：200903000309582050

電界効果トランジスタ及びその製造方法

Inventor： 成田 晃一 ,  林 一夫
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 早瀬 憲一
Gazette classification：公開公報
Application number (International application number)：1991315539
Publication number (International publication number)：1993129344
Application date： Oct. 31, 1991
Publication date： May. 25, 1993
Summary：

【要約】【目的】 リセス内にゲート電極が形成された電界効果トランジスタにおいて、ゲート電極とソース電極とを近接して配置することで、ソース抵抗を低減するとともに、ゲート電極直下のチャネルの水平方向成分を低減してドレイン・ゲート耐圧を向上させる。【構成】 基板1表面に形成されたソース電極16近傍の基板面に凹部8を形成し、凹部8のソース電極16側の側壁面にゲート電極19を設け、凹部8の底面にドレイン電極17を設ける。

Claim (excerpt)：

その表面に凹部を有する半導体基体と、該半導体基体表面に設けられたソースまたはドレイン電極となる主電極と、上記半導体基体表面の凹部に設けられたゲート電極とを備えた電界効果トランジスタにおいて、上記ゲート電極を、上記凹部の側壁面に配置し、上記主電極の一方を、上記凹部の底面に配置したことを特徴とする電界効果トランジスタ。

IPC (3)：

H01L 21/338 ,  H01L 29/812 ,  H01L 29/50

FI (2)：

H01L 29/80 K ,  H01L 29/80 H

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭59-165463
  
• 特開昭59-018678
  
• 特開昭63-306673