Pat

J-GLOBAL ID：200903000325224083

集積回路内の電子部品間の導通パス製作方法および集積回路

Inventor： ロバート エイチ.ヘイブマン
Applicant, Patent owner： テキサス インスツルメンツ インコーポレイテツド
Agent (1)： 浅村 皓 (外3名)
Gazette classification：公開公報
Application number (International application number)：1999000671
Publication number (International publication number)：1999251321
Application date： Jan. 05, 1999
Publication date： Sep. 17, 1999
Summary：

【要約】【課題】 2つの厚さの異なる導電金属スタックを設けて選択された導通リードに対する抵抗パラメータと容量パラメータとの間に差異を設ける技術を得る。【解決手段】 電子部品を電気的に接続する導通パス12を、物理的性質の対立する必要条件に順応するように製作することができる集積回路。導通パス12の形成後、選択された導通パス13に対して導電材料15を付加したり除去したりすることができる。このようにして、選択された導通パス12の抵抗や容量を非選択導通パス12に対して改善することができる。

Claim 1：

集積回路内の電子部品間に導通パスを製作する方法であって、該方法は、前記電子部品間に導通パスを形成するステップと、選択された導通パスに導電材料を付加するステップと、を含む方法。

IPC (2)：

H01L 21/3205 ,  H01L 21/288

FI (2)：

H01L 21/88 A ,  H01L 21/288 E

Patent cited by the Patent：

Cited by examiner (4)

• 特開平2-003926
  
• 平坦化方法
  Gazette classification：公開公報   Application number：特願平7-014890   Applicant：富士電機株式会社
• 半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願平7-123183   Applicant：日本電気株式会社
• 特開平2-003926