Pat
J-GLOBAL ID:200903000329513845

不揮発性半導体記憶装置及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 國分 孝悦
Gazette classification:公開公報
Application number (International application number):2002146184
Publication number (International publication number):2003338566
Application date: May. 21, 2002
Publication date: Nov. 28, 2003
Summary:
【要約】【課題】 高集積化等のために、ビット線間の耐圧を確保しながら、ワード線の幅を狭めることができる不揮発性半導体記憶装置及びその製造方法を提供する。【解決手段】 リンがドーピングされたアモルファスシリコン膜及びシリコン窒化膜を順次成長させる。次に、これらをワード線6の平面形状にパターニングする。次いで、全面にCVD酸化膜を成長させ、このCVD酸化膜に異方性エッチングを施すことにより、ワード線6の側方にサイドウォール8を形成する。この異方性エッチングにより、CVD酸化膜の直下に存在するONO膜2も除去される。その後、シリコン窒化膜22、シリコン酸化膜5及びサイドウォール8をマスクとして、半導体基板1をエッチングすることにより、溝21を形成する。更に、これらをマスクとしてボロンイオンを溝21の底部にイオン注入することにより、チャネルストップ拡散層7を形成する。そして、層間絶縁膜9を形成する。
Claim (excerpt):
半導体基板と、前記半導体基板の表面に形成された拡散層からなる複数本のビット線と、前記半導体基板の上方に形成された導電層からなり、平面視で、前記複数本のビット線と交差する複数本のワード線と、を有する不揮発性半導体記憶装置であって、前記ワード線上に形成された第1の絶縁膜と、前記ワード線に沿って形成された第2の絶縁膜と、を更に有し、隣り合う2本のワード線間において、平面視で、前記2本のワード線上に形成された第1の絶縁膜及び隣り合う2本のビット線により画定された領域内の前記半導体基板の表面に、前記第1の絶縁膜及び前記第2の絶縁膜に整合するようにして溝が形成され、前記溝の底部にチャネルストップ拡散層が形成され、前記溝内に絶縁膜が埋め込まれていることを特徴とする不揮発性半導体記憶装置。
IPC (4):
H01L 21/8247 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792
FI (2):
H01L 27/10 434 ,  H01L 29/78 371
F-Term (46):
5F083EP02 ,  5F083EP18 ,  5F083EP23 ,  5F083EP27 ,  5F083EP55 ,  5F083EP65 ,  5F083EP70 ,  5F083EP77 ,  5F083EP79 ,  5F083ER02 ,  5F083ER03 ,  5F083ER09 ,  5F083ER11 ,  5F083ER14 ,  5F083ER15 ,  5F083ER22 ,  5F083ER29 ,  5F083GA09 ,  5F083GA27 ,  5F083JA33 ,  5F083JA35 ,  5F083JA39 ,  5F083JA40 ,  5F083JA53 ,  5F083NA01 ,  5F083NA04 ,  5F083PR09 ,  5F083PR29 ,  5F083PR34 ,  5F083ZA21 ,  5F101BA01 ,  5F101BA29 ,  5F101BA36 ,  5F101BA45 ,  5F101BB05 ,  5F101BC02 ,  5F101BC11 ,  5F101BD10 ,  5F101BD34 ,  5F101BD38 ,  5F101BE02 ,  5F101BE05 ,  5F101BE07 ,  5F101BF05 ,  5F101BH14 ,  5F101BH19
Patent cited by the Patent:
Cited by applicant (3) Cited by examiner (3)

Return to Previous Page