Pat

J-GLOBAL ID：200903000348506680

半導体素子およびその製造方法

Inventor： 小野寺 朗
Applicant, Patent owner： 宮城沖電気株式会社 ,  沖電気工業株式会社
Agent (1)： 鈴木 敏明
Gazette classification：公開公報
Application number (International application number)：1993150253
Publication number (International publication number)：1995022624
Application date： Jun. 22, 1993
Publication date： Jan. 24, 1995
Summary：

【要約】【目的】 本発明は、SRAMなど薄膜トランジスタを有する半導体素子、即ちゲート電極の上にチャンネル部およびソース、ドレインがあるトランジスタからなる素子の形成方法に関するもので、より高集積化を図ることを目的とする。【構成】 本発明は、半導体基板上に形成した絶縁膜(酸化膜)1の一部に溝3を形成し、その溝3にゲート電極5を埋め込むようにし、その上にアクティブ領域7を形成するようにしたものである。

Claim (excerpt)：

(a)半導体基板上に絶縁膜を形成し、該絶縁膜の一部を除去して溝を形成する工程、(b)前記絶縁膜に形成された溝部に、トランジスタのゲート電極となる材料を埋め込む工程、(c)前記ゲート電極材の上にゲート絶縁膜を形成する工程、(d)前記ゲート絶縁膜の上を含む所定部分に導電性膜を形成し、該導電性膜にトランジスタのソース、ドレインおよびチャンネル部を形成する工程、以上の工程を含むことを特徴とする半導体素子の製造方法。

IPC (2)：

H01L 29/786 ,  H01L 21/336

FI (2)：

H01L 29/78 311 Y ,  H01L 29/78 311 G