Pat

J-GLOBAL ID：200903000357228471

静電誘導トランジスタ及びその製造方法

Inventor： 西澤 潤一 ,  本谷 薫 ,  伊藤 彰
Applicant, Patent owner： 財団法人半導体研究振興会
Agent (1)： 中村 和年
Gazette classification：公開公報
Application number (International application number)：1995145178
Publication number (International publication number)：1996316493
Application date： May. 22, 1995
Publication date： Nov. 29, 1996
Summary：

【要約】【目的】 高周波・大出力のリセスゲート型SITを提供する。【構成】 リセスゲート型SITは、複数のp+ゲート領域16と複数のn+ソース領域18と、p+ゲート領域16を取り囲むように配置された帯状のp+ガードリング領域13(破線で囲まれた部分)を有する。最外側に設けられたp+ゲート領域16aはp+ガードリング領域13に接続し、n+ソース領域18に挟まれたp+ゲート領域16bはその端部においてp+ガードリング領域13に接続する。p+ガードリング領域13の隅部は、電界集中を緩和するように丸くされる。

Claim (excerpt)：

一導電型のドレイン領域と、前記ドレイン領域上に設けられた一導電型のチャンネル領域と、前記チャンネル領域に設けられた一導電型の複数のソース領域と、前記チャンネル領域に設けられた複数の溝部と、前記各溝部の底部もしくは底部の一部から前記チャンネル領域に設けられた反対導電型の複数のゲート領域とを含み、前記複数のソース領域と前記複数のゲート領域とは互いに平行となるように配置され、前記各ゲート領域と接続すると共に前記複数のゲート領域の周囲に配置されかつ前記チャンネル領域に設けられた反対導電型のガードリング領域を有することを特徴とする静電誘導トランジスタ。