Pat

J-GLOBAL ID：200903000397604000

回り込みキャンセラおよび多段中継方式

Inventor： 濱住 啓之 ,  今村 浩一郎 ,  澁谷 一彦
Applicant, Patent owner： 日本放送協会
Agent (1)： 杉村 興作 (外1名)
Gazette classification：公開公報
Application number (International application number)：2002081208
Publication number (International publication number)：2003174430
Application date： Mar. 22, 2002
Publication date： Jun. 20, 2003
Summary：

【要約】 (修正有)【課題】 親局波のマルチパスによる周波数特性の乱れの補償用と、回り込み波の打ち消し用に別のトランスバーサルフィルタとを使用することによる、装置規模の増大を抑える。【解決手段】 減算器2と、減算器の減算端子に出力信号を供給するトランスバーサルフィルタ3と、そのタップ係数制御用のフィルタ係数生成回路4とで構成され回り込み信号の複製を発生する信号処理部とを少なくとも具え、上記減算器の被減算端子に回り込み信号を含む受信OFDM信号が供給され、上記減算器の出力端子はマルチパスキャンセル回路8を介して増幅器6の入力端子に接続され、信号処理部の入力端子にマルチパスキャンセル回路の出力信号が供給されるように構成するとともに、マルチパスキャンセル回路の信号通過周波数帯域幅を、回り込みループとキャンセラループのいずれの信号通過周波数帯域幅をも超えないように設定した。

Claim (excerpt)：

減算器と、該減算器の減算端子にその出力信号が供給されるように実質的に接続され、トランスバーサルフィルタと該フィルタのタップ係数制御用の第1のフィルタ係数生成回路とで構成された回り込み信号の複製を発生するための信号処理部とを少なくとも具え、前記減算器の被減算端子に前記回り込み信号を含んでいる受信OFDM信号が実質的に供給され、前記減算器の出力端子にマルチパスキャンセル回路を介して増幅器の入力端子が実質的に接続され、そして前記信号処理部の入力端子に前記マルチパスキャンセル回路の出力信号が実質的に供給されるように構成するとともに、前記マルチパスキャンセル回路の信号通過周波数帯域幅を、回り込みループとキャンセラループのいずれの信号通過周波数帯域幅をも超えないように設定したことを特徴とする回り込みキャンセラ。

IPC (3)：

H04J 11/00 ,  H04B 7/015 ,  H04B 7/15

FI (3)：

H04J 11/00 Z ,  H04B 7/015 ,  H04B 7/15 Z

F-Term (22)：

5K022DD01 ,  5K022DD13 ,  5K022DD33 ,  5K046AA05 ,  5K046BB03 ,  5K046HH11 ,  5K046HH53 ,  5K072AA04 ,  5K072AA19 ,  5K072BB01 ,  5K072BB14 ,  5K072BB27 ,  5K072CC02 ,  5K072CC03 ,  5K072CC13 ,  5K072CC33 ,  5K072DD16 ,  5K072DD17 ,  5K072FF13 ,  5K072GG10 ,  5K072GG14 ,  5K072GG22