Pat

J-GLOBAL ID：200903000459344913

ブレミッシュ補正回路

Inventor： 武 寛志
Applicant, Patent owner： ソニー株式会社
Agent (1)： 山口 邦夫 (外1名)
Gazette classification：公開公報
Application number (International application number)：1992004056
Publication number (International publication number)：1993191731
Application date： Jan. 13, 1992
Publication date： Jul. 30, 1993
Summary：

【要約】【目的】簡単な構成で温度変化に拘らずブレミッシュノイズを相殺できるようにした。【構成】ブレミッシュ27などの位置とその位置より出力されるブレミッシュノイズ信号レベルをブレミッシュ補正信号レベルとしてメモリしたメモリ手段15と、これよりリードされたブレミッシュ補正信号のレベルを可変制御するゲインコントロール回路32と、レベルコントロールされたブレミッシュ補正信号を固体撮像素子11の出力信号に逆相加算する加算器12と、基準撮像領域26内に存在するブレミッシュ位置における加算器12の出力信号をサンプリングホールドするサンプリングホールド回路33とを有し、温度変動に拘らずブレミッシュノイズ信号が相殺されるようにサンプリングホールド出力によってゲインコントロール回路32が制御される。

Claim (excerpt)：

固体撮像素子のブレミッシュに起因する結晶欠陥ノイズ信号を補正するブレミッシュ補正回路において、ブレミッシュの位置とその位置より出力されるブレミッシュノイズ信号レベルをブレミッシュ補正信号レベルとしてメモリしたメモリ手段と、このメモリ手段よりリードされたブレミッシュ補正信号のレベルを可変制御するゲインコントロール回路と、レベルコントロールされたブレミッシュ補正信号を固体撮像素子の出力信号に逆相加算する加算器と、基準撮像領域内に存在するブレミッシュ位置における上記加算器の出力信号をサンプリングホールドするサンプリングホールド回路とを有し、ブレミッシュノイズ信号が相殺されるように上記サンプリングホールド出力によって上記ゲインコントロール回路が制御されるようになされたことを特徴とするブレミッシュ補正回路。