Pat

J-GLOBAL ID：200903000472706271

チップ抵抗器

Inventor： 大郷 直 ,  東 紘二 ,  横山 充 ,  小原 陽三
Applicant, Patent owner： 北陸電気工業株式会社
Agent (1)： 松本 英俊 (外1名)
Gazette classification：公開公報
Application number (International application number)：1998372666
Publication number (International publication number)：1999265801
Application date： Oct. 22, 1987
Publication date： Sep. 28, 1999
Summary：

【要約】【課題】 半田付けの信頼性の高いチップ抵抗器を提供することにある。【解決手段】 絶縁性セラミック基板2の基板表面の両端部に一対の電極6,6を形成する。一対の電極6,6に接続されるように基板表面上に抵抗体3を印刷形成する。抵抗体3を覆うようにガラスコート11を施す。第3電極8をキシレンフェノール樹脂またはエポキシフェノール樹脂にAgを混入したAg-レジン系の導電性ペーストにより形成する。

Claim (excerpt)：

絶縁性セラミック基板の基板表面の両端部に一対の電極が形成され、前記一対の電極に接続されるように前記基板表面上に抵抗体が印刷形成され、前記抵抗体を覆うようにガラスコートが施されているチップ抵抗器であって、前記一対の電極はメタルグレーズ系の第1電極からなり、前記絶縁性セラミック基板の基板裏面の両端部には前記第1電極と対向するように形成されたメタルグレーズ系の一対の第2電極が更に設けられ、前記絶縁性セラミック基板の端面を覆い且つ前記第1電極と前記第2電極とを接続するように導電ペーストにより形成された一対の第3電極が設けられ、前記第1電極,前記第2電極及び前記第3電極を覆うようにメッキ層が形成されており、前記第3電極はその両端部がそれぞれ前記第1電極及び第2電極の表面上に一部重畳するように形成されており、前記第3電極は、実装用の回路基板上に配置された状態で前記回路基板と前記第2電極との間に溶融半田が入り込む隙間が形成されるように前記第2電極の表面上に一部重畳しており、前記第3電極はフェノール系樹脂にAgを混入したAg-レジン系の導電性ペーストにより形成されていることを特徴とするチップ抵抗器。

Patent cited by the Patent：

Cited by examiner (2)

• 特開昭62-086801
  
• 特開昭58-087704