Pat

J-GLOBAL ID：200903000535159977

半導体集積回路装置およびその製造方法

Inventor： 平松 真一 ,  中澤 拓一郎 ,  宮入 裕二朗
Applicant, Patent owner： 株式会社日立製作所 ,  株式会社日立超エル・エス・アイ・システムズ
Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：1996337353
Publication number (International publication number)：1998178015
Application date： Dec. 17, 1996
Publication date： Jun. 30, 1998
Summary：

【要約】【課題】 EB試験に用いる評価用観測パッドを設ける際のチップ面積の増大と、再度の配線パターンマスクの製造を防止する。【解決手段】 半導体基板1上のBPSG膜11上に形成された第1層目の配線L1 の真上に1層目の層間絶縁膜17を挟んで第2層目の中間配線L2 を形成し、さらに中間配線L2 の真上に2層目の層間絶縁膜24を挟んで評価用観測パッドPを形成する。この際、1層目の層間絶縁膜17に開孔された配線L1 と中間配線L2 とを接続するビアホールh1 の真上に、2層目の層間絶縁膜24に開孔された中間配線L2 と評価用観測パッドPとを接続するビアホールh2 を形成し、ビアホールh1 とビアホールh2 とはスタックドビア構造とする。また、評価用観測パッドPと中間配線L2 は、ビアホール開口径d1 にマスク合わせ余裕d2 を加えた寸法で加工する。

Claim (excerpt)：

その主面に半導体集積回路素子が形成された半導体基板上に最上層配線層および最下層配線層を含む少なくとも3層の配線層を有し、前記最上層配線層と同層の位置に、前記最下層配線層に中間配線層を介して接続される評価用観測パッドを含む半導体集積回路装置であって、前記評価用観測パッドおよび前記中間配線層は、それらに接続される前記最下層配線層の真上に形成されていることを特徴とする半導体集積回路装置。

IPC (4)：

H01L 21/3205 ,  H01L 21/66 ,  H01L 27/04 ,  H01L 21/822

FI (4)：

H01L 21/88 Z ,  H01L 21/66 E ,  H01L 27/04 E ,  H01L 27/04 T