Pat
J-GLOBAL ID:200903000541484308
半導体記憶装置
Inventor:
Applicant, Patent owner:
Agent (1):
工藤 実
Gazette classification:公開公報
Application number (International application number):2004116049
Publication number (International publication number):2005302139
Application date: Apr. 09, 2004
Publication date: Oct. 27, 2005
Summary:
【課題】 本発明の目的は、アクセスが高速化される半導体記憶装置を提供することにある。【解決手段】 半導体記憶装置は、階層化されたアドレスデコード回路を有し、第1ドライブ回路と、第2ドライブ回路とを具備する。メインワード信号は、第1電源電圧で駆動される第1選択線により第1ドライブ回路に入力される。第1ドライブ回路は、メインワード信号の信号レベルを変換し、変換されたメインワード信号をワードドライブ線に出力する。サブワード信号は、第2電源電圧で駆動される第2選択線により第2ドライブ回路に入力される。第2ドライブ回路は、サブワード信号に基づいてワードドライブ線の電圧を選択されるべきメモリセルに出力して活性化させる。活性化されたメモリセルに記憶されるデータを読み出す。半導体記憶装置は、ワードドライブ線の電圧を外部アドレス信号が遷移するときにリセットする手段を有する。【選択図】 図3
Claim 1:
第1電源電圧で駆動され、第1選択線により入力されるメインワード信号の信号レベルを変換し、前記変換された前記メインワード信号をワードドライブ線に出力する第1ドライブ回路と、
第2電源電圧で駆動され、第2選択線により入力されるサブワード信号に基づいて、前記ワードドライブ線の電圧を選択されるべきメモリセルに出力して活性化させる第2ドライブ回路と
を具備し、
外部アドレス信号が遷移するときに前記ワードドライブ線の電圧をリセットする手段を有する半導体記憶装置。
IPC (1):
FI (1):
F-Term (4):
5B125CA01
, 5B125EA07
, 5B125EC02
, 5B125EC06
Patent cited by the Patent:
Cited by applicant (1)
Cited by examiner (3)
-
半導体メモリ装置のワード線駆動回路
Gazette classification:公開公報
Application number:特願平5-273393
Applicant:三星電子株式会社
-
半導体記憶装置
Gazette classification:公開公報
Application number:特願2001-385137
Applicant:株式会社日立製作所, 株式会社日立超エル・エス・アイ・システムズ
-
半導体記憶装置
Gazette classification:公開公報
Application number:特願2001-212590
Applicant:株式会社東芝
Return to Previous Page