半導体装置の製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：長谷川和音
Gazette classification：公開公報
Application number (International application number)：1994227422
Publication number (International publication number)：1996070043
Application date： Aug. 30, 1994
Publication date： Mar. 12, 1996
Summary：

【要約】 (修正有)【目的】間隔の狭い2つのゲート電極間にリソグラフィ工程のアラインメント誤差を考慮せずにコンタクトホールを形成でき、また基板表面の拡散層との接触抵抗を低減できる半導体装置の製造方法を提供する。【構成】表面に拡散層27を有する半導体基板21上に、ゲート酸化膜22を介して拡散層27を股ぐように離れた2つのゲート電極24を形成し、これらゲート電極を含む基板上に最下層のSi酸化膜28、中間層のSi窒化膜29と最上層のBPSG膜30を順次積層した。これら層間絶縁膜の最上層をエッチングする時はCF4/CHF3ガスを用い、最上層のエッチング速度を中間層のそれより大きくし、中間層29に対してはSF6ガスを用いそのエッチング速度を最下層のよれより大きくし、さらに最下層28の時は再びCF4/CHF3ガスに切換えて、拡散層に対応する層間絶縁膜を選択的にエッチングしてコンタクトホール32を形成した。

Claim (excerpt)：

表面に拡散層を有する半導体基板と、この半導体基板上にゲート酸化膜を介して形成された、前記拡散層をまたぐように互いに離間した少なくとも2つのゲート電極と、これらのゲート電極を含む前記基板上に形成された、最下層、中間層及び最上層を順次基板側から積層した層間絶縁膜とを具備する半導体装置を製造する方法において、前記層間絶縁膜の最上層をエッチングする時は最上層のエッチングレートを中間層のそれよりも大きくし、かつ中間層をエッチングする時は中間層のエッチングレートを最下層のそれよりも大きくして、前記拡散層に対応する前記層間絶縁膜を選択的にエッチングしてコンタクトホールを形成する工程を具備することを特徴とする半導体装置の製造方法。

FI (2)：

H01L 21/90 M , H01L 21/90 C

Return to Previous Page