半導体装置及びその製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：國分孝悦
Gazette classification：公開公報
Application number (International application number)：1995160049
Publication number (International publication number)：1996051145
Application date： Jun. 02, 1995
Publication date： Feb. 20, 1996
Summary：

【要約】【目的】 EEPROMのメモリセル面積を縮小化する。【構成】フィールドシールド素子分離構造の端部のシリコン基板101内にソース/ドレイン拡散層105を形成し、ワード線110に沿った方向にチャネルを形成する。ソース/ドレイン拡散層105は、フィールドシールド素子分離構造をマスクとした斜めイオン注入法で形成する。

Claim (excerpt)：

第1の導電型の半導体基板と、各々が、前記半導体基板の表面上に絶縁膜を介して形成されたシールド電極を含んで、前記半導体基板の前記表面上の第1の方向に平行に延びる複数のフィールドシールド素子分離構造と、隣接する各2本の前記フィールドシールド素子分離構造の間に形成された素子形成領域と、前記各素子形成領域の前記第1の方向に延びる互いに対向する側辺に近接する部分に形成された前記第1の導電型と異なる第2の導電型の一対の不純物拡散領域と、前記半導体基板の前記表面上に画定されて前記第1の方向と交差する第2の方向に延びる互いに離隔した複数の横方向領域と、前記半導体基板の前記表面上の前記横方向領域と前記素子形成領域との交差点に対応する部分に前記半導体基板から絶縁されて形成され、前記横方向領域に沿って整合した複数の個々のゲート電極構造とを備え、前記各交差点に、当該交差点に位置する一対の前記不純物拡散領域の部分と、その間に形成されたチャネル領域と、当該交差点に形成された前記ゲート電極構造の1つとによって1つの半導体素子が形成されていることを特徴とする半導体装置。

IPC (5)：

H01L 21/76 , H01L 21/265 , H01L 21/8247 , H01L 29/788 , H01L 29/792

FI (3)：

H01L 21/76 S , H01L 21/265 V , H01L 29/78 371

Patent cited by the Patent：

Cited by examiner (5)

不揮発性メモリ装置及びその製造方法
Gazette classification：公開公報 Application number：特願平4-340571 Applicant：エヌ・ベー・フィリップス・フルーイランペンファブリケン
特開平4-061254
特開平2-168666

Show all

Return to Previous Page