Pat
J-GLOBAL ID:200903000589267350

リレー装置

Inventor:
Applicant, Patent owner:
Agent (1): 伊藤 進
Gazette classification:公開公報
Application number (International application number):2003195232
Publication number (International publication number):2005032526
Application date: Jul. 10, 2003
Publication date: Feb. 03, 2005
Summary:
【課題】機械式接点で発生するアークを防止するアーク防止回路をケース内部に放熱性良く設け、回路の単純化、部品点数の減少を図り、電気回路の小型化を図る。【解決手段】コイル2、鉄芯3、ヨーク5、板バネ部材6、接極子7、コイルバネ8、共通端子9の上端部、リード線10、接触片11、可動接点12、固定端子13の上端部、固定接点14、リード線15、半導体チップ16、コイル端子17の上端部は、リレーケース4内に格納されている。半導体チップ16は、固定端子13の固定接点14を設けた側とは反対側の面に設けられ、固定端子13と電気的に接続されると共に、固定接点14とリード線15を通じて電気的に接続されて、可動接点12が固定接点14からの離接により生じるアーク防止回路を有する。【選択図】 図1
Claim (excerpt):
コイルが巻回されて磁極部が端部に形成された鉄芯と、該鉄芯の磁極部に吸引離反され駆動される接極子と、該接極子に設けた可動接点と、上記接極子が上記鉄芯の磁極部に吸引駆動された際に上記可動接点が接触して電気的に接続する固定端子に設けた固定接点と、少なくとも上記コイルと上記鉄芯と上記接極子と上記可動接点と上記固定接点とを格納するケースとを備えたリレー装置において、 上記ケース内で、上記固定端子の上記固定接点を設けた側とは反対側の面に、上記可動接点が上記固定接点からの離接により生じるアーク防止回路を有する半導体チップを設けたことを特徴とするリレー装置。
IPC (3):
H01H50/04 ,  H01H47/00 ,  H01H50/00
FI (3):
H01H50/04 T ,  H01H47/00 J ,  H01H50/00 D
F-Term (9):
5G057AA01 ,  5G057AA02 ,  5G057AA18 ,  5G057BB01 ,  5G057BC04 ,  5G057KK26 ,  5G057RR06 ,  5G057WW03 ,  5G057WW13

Return to Previous Page