Pat
J-GLOBAL ID:200903000594364754

半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 野河 信太郎
Gazette classification:公開公報
Application number (International application number):1999017294
Publication number (International publication number):2000216236
Application date: Jan. 26, 1999
Publication date: Aug. 04, 2000
Summary:
【要約】【課題】 工程数を増やすことなく、マスクの位置合わせ精度測定用の溝及びトレンチの絶縁膜のディッシングを防止し、CMP法による平坦化後に、基板上に絶縁膜が残ることから由来する歩留まりの低下を抑制することを課題とする。【解決手段】 マスクの位置合わせ精度測定用の一対の溝間で、該溝からマスクの位置合わせ精度測定を行いうる距離離れ、かつ所定幅の一対のパターンと、トレンチ及びトレンチの端部から所定幅の領域を覆いうるパターンを有するマスクを形成し、一対の溝及び一対のパターンを用いてマスクの位置合わせを行った後、異方性エッチング法及びCMP法により一対の溝及びトレンチ内以外の基板上の絶縁膜を除去して平坦化することからなる半導体装置の製造方法により上記課題を解決する。
Claim (excerpt):
基板の回路領域にトレンチ及び前記領域以外の領域にマスクの位置合わせ精度測定用の一対の溝を形成する工程と、基板全面に絶縁膜を積層することにより、一対の溝及びトレンチを絶縁膜により埋め込む工程と、絶縁膜上にフォトリソグラフィ法によりマスクを形成し、マスクを位置合わせした後、異方性エッチングによりマスク下以外の絶縁膜を除去する工程と、マスクを除去した後、化学的機械研磨法により一対の溝及びトレンチ内以外の基板上の絶縁膜を除去して平坦化する工程とからなり、マスクが、一対の溝間で、該溝からマスクの位置合わせ精度測定を行いうる距離離れた領域の絶縁膜上に形成された所定幅の一対のパターンと、トレンチ及びトレンチの端部から所定幅の領域を覆いうるパターンとを有し、マスクの位置合わせが、一対の溝間の中心座標と一対のパターン間の中心座標とを比較することにより行われ、位置ずれがない場合は続けて異方性エッチングが行われることを特徴とする半導体装置の製造方法。
IPC (2):
H01L 21/76 ,  H01L 21/027
FI (2):
H01L 21/76 L ,  H01L 21/30 502 M
F-Term (15):
5F032AA35 ,  5F032AA77 ,  5F032BA02 ,  5F032DA02 ,  5F032DA25 ,  5F032DA33 ,  5F046DB05 ,  5F046EA12 ,  5F046EA17 ,  5F046EA23 ,  5F046EA24 ,  5F046EA26 ,  5F046EB01 ,  5F046EB05 ,  5F046FC06
Patent cited by the Patent:
Cited by applicant (2)

Return to Previous Page