Pat

J-GLOBAL ID：200903000601947400

順序回路及び液晶表示装置

Inventor： 林 宏 宜
Applicant, Patent owner： 株式会社東芝
Agent (1)： 佐藤 一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1999124516
Publication number (International publication number)：2000315067
Application date： Apr. 30, 1999
Publication date： Nov. 14, 2000
Summary：

【要約】【課題】 クロック信号の高周波化やシフトレジスタを構成するトランジスタの性能に対する要求を厳しくすることなく高速に動作する順序回路、並びにこのような順序回路を用いた高精細な液晶表示装置を提供する。【解決手段】 複数段のシフトレジスタSR(1、1)、SR(1,2)、...、シフトレジスタSR(2、1)、SR(2,2)、...、から成るシフトレジスタ群が複数系統設けられており、位相が異なるクロック信号CLK1、CLK2に基づいてそれぞれ順序回路開始信号を後段へ順次転送していく。そして、NOR演算回路NR等を用いて、各々の系統に含まれるシフトレジスタSRのうち、同一段において最も出力の位相が近いもの同士のシフトレジスタの出力の位相差に対応したパルスを順序回路出力信号として取り出す。これにより、クロック信号の周波数は順序回路を構成するトランジスタに対する要求を厳しくすることなく、見掛け上周波数が高いの出力を取り出すことができる。

Claim (excerpt)：

複数段のシフトレジスタが直列に接続されたシフトレジスタ群が複数系統設けられ、各々の前記シフトレジスタ群は周波数が同一で位相が異なるクロック信号に基づいて順序回路開始信号を順次シフトして後段へ転送していくシフトレジスタ部と、各々の前記シフトレジスタのうち、出力の位相が最も近いシフトレジスタ同士の出力の位相差に対応するパルスを順序回路出力信号として出力する演算手段と、を備えたことを特徴とする順序回路。

IPC (6)：

G09G 3/20 621 ,  G09G 3/20 623 ,  G02F 1/133 550 ,  G09F 9/00 346 ,  G09F 9/35 305 ,  G09G 3/36

FI (6)：

G09G 3/20 621 F ,  G09G 3/20 623 H ,  G02F 1/133 550 ,  G09F 9/00 346 G ,  G09F 9/35 305 ,  G09G 3/36