Pat

J-GLOBAL ID：200903000629166608

半導体集積回路の基板及び半導体集積回路の製造方法

Inventor： 國清 辰也 ,  園田 賢一郎
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 吉田 茂明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1998036165
Publication number (International publication number)：1999224935
Application date： Feb. 18, 1998
Publication date： Aug. 17, 1999
Summary：

【要約】【課題】 ソフトエラー耐性、ラッチアップ耐性およびESD耐性の大きい集積回路を製造し易い半導体集積回路の基板を得る。【解決手段】 メモリセル部5、ロジック部6および入出力部8等の各部が形成される領域毎に、各部が有しなければならない耐性に合わせて、基板単結晶51,55よりも不純物濃度の薄い半導体表面層の膜厚を変化させる。

Claim 1：

単一の面方位を持つとともに第1の不純物濃度を全体に渡ってほぼ均一に持つ基板単結晶からなる第1の半導体基体層と、前記第1の半導体基体層上に形成され、前記第1の半導体基体層の面方位と同じ面方位を持ち、第2の不純物濃度を持ち、さらに前記第1の半導体基体層と同一導電型を持った単結晶からなる第2の半導体基体層と、前記第1の半導体基体層上に直接形成され、前記第1の半導体基体層の面方位と同じ面方位を持ち、第3の不純物濃度を全体に渡ってほぼ均一に持ち、さらに前記第1の半導体基体層と同一の導電型を持った単結晶であって、複数の半導体素子からなる第1の回路部を形成するための第1の半導体表面層と、前記第2の半導体基体層上に直接形成され、前記第2の半導体基体層の面方位と同じ面方位を持ち、第4の不純物濃度を全体に渡ってほぼ均一に持ち、さらに前記第2の半導体基体層と同一の導電型を持った単結晶であって、複数の半導体素子からなっていて前記第1の回路部とは機能を異にする第2の回路部を形成するための第2の半導体表面層とを備え、前記第1の不純物濃度と前記第2の不純物濃度が異なることを特徴とする、半導体集積回路の基板。

IPC (5)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/08 331 ,  H01L 27/10 461 ,  H01L 27/10 491

FI (4)：

H01L 27/10 691 ,  H01L 27/08 331 C ,  H01L 27/10 461 ,  H01L 27/10 491