Pat
J-GLOBAL ID：200903000660158699
二進比較回路
Inventor：
Applicant, Patent owner：
Agent (1)：
笹島 富二雄 (外1名)
Gazette classification：公開公報
Application number (International application number)：1998364453
Publication number (International publication number)：1999249870
Application date： Dec. 22, 1998
Publication date： Sep. 17, 1999
Summary：
【要約】【課題】少数のトランジスタを用いて、迅速に動作し得る二進比較回路を提供しようとするものである。【解決手段】直列に連結され、二進数A,Bの各ビットが同様であるか否かを判別する複数の等価判別パスゲートE0〜E3と、2つのPMOSトランジスタP1,P2と、2つのインバータINV31,INV32と、複数のスイッチングトランジスタN0〜N3と、を備えて二進比較回路を構成する。
Claim (excerpt)：
ビット数が等しい2つの二進数を比較する二進比較回路において、電源電圧に一方端が夫々接続された第1,第2抵抗手段と、前記第1抵抗手段の他方端と接地間に、前記2つの二進数の各ビット数だけ直列連結され、前記2つの二進数の各ビットの値を夫々比較して、前記2つのビットの値が等しいならばターンオンされ、前記2つのビットの値が異なるならばターンオフされる等価判別パスゲートと、前記第1抵抗手段の他方端と、前記複数の等価判別パスゲートのうちの前記2つの二進数の最下位ビットの値を比較する等価判別パスゲートとの間に連結され、入力信号を反転して外部に出力する第1インバータと、前記第2抵抗手段の他方端と、前記複数の等価判別パスゲートの各出力端間に夫々連結され、一方の二進数のビットの値と、該ビットに対応する他方の二進数のビットの反転値との乗算値によりスイッチングされる複数のスイッチング手段と、前記第2抵抗手段の他方端と、前記複数のスイッチング手段との間に連結され、入力信号を反転して外部に出力する第2インバータと、を備えて構成されることを特徴とする二進比較回路。
Patent cited by the Patent：
Return to Previous Page
