Pat

J-GLOBAL ID：200903000667155164

マイクロコンピュータ

Inventor： 谷口 啓之
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 古溝 聡 (外1名)
Gazette classification：公開公報
Application number (International application number)：1998249321
Publication number (International publication number)：2000076079
Application date： Sep. 03, 1998
Publication date： Mar. 14, 2000
Summary：

【要約】【課題】 割込み発生時に高速に割込み処理に遷移することを可能にする。【解決手段】 通常の動作時にALU12が使用する標準レジスタ12の他に、標準レジスタ14に保持されるデータと同じデータを保持するために使用する退避レジスタ16を設け、バス制御回路18によって、通常の動作時に標準レジスタ16のデータを退避レジスタ16に流して、標準レジスタ14に保持されたデータを退避レジスタ16に退避させ、割込みが発生した時に表準レジスタ14から退避レジスタ16へのデータの流れを停止し、割込み処理が終了した時、退避レジスタ16が保持するデータを標準レジスタ14に流して保持させるように、標準レジスタ14と退避レジスタ16との間のデータ流れを制御する。

Claim (excerpt)：

演算器と、通常の動作時に前記演算器が使用する標準レジスタと、前記標準レジスタに保持されるデータと同じデータを保持するための退避レジスタと、通常の動作時に前記標準レジスタのデータを前記退避レジスタに流して、前記標準レジスタに保持されるデータを前記退避レジスタに退避させ、割込みが発生した時に前記表準レジスタから前記退避レジスタへのデータの流れを停止し、割込み処理が終了した時、前記退避レジスタが保持するデータを前記標準レジスタに流して保持させるように、前記標準レジスタと前記退避レジスタとの間のデータ流れを制御する制御回路とを具備したことを特徴とするマイクロコンピュータ。

F-Term (5)：

5B098BB01 ,  5B098BB18 ,  5B098DD03 ,  5B098DD08 ,  5B098GA01

Patent cited by the Patent：

Cited by examiner (2)

• 拡張中央演算処理装置
  Gazette classification：公開公報   Application number：特願平4-123545   Applicant：株式会社リコー
• 特開昭62-196732