Pat
J-GLOBAL ID：200903000668648636

位相同期回路

Inventor：
加藤 輝男

About 加藤 輝男


Applicant, Patent owner：
沖電気工業株式会社

About 沖電気工業株式会社


Agent (1)： 柿本 恭成
Gazette classification：公開公報
Application number (International application number)：2007034839
Publication number (International publication number)：2008199480
Application date： Feb. 15, 2007
Publication date： Aug. 28, 2008
Summary：
【課題】PLL回路のフィルタを構成する素子の定数を容易に設計する。【解決手段】位相比較器10で入力信号INと参照信号REFの位相が比較され、位相差に応じたパルス状の電流IDが出力される。電流IDは電圧電流変換器20のキャパシタ21で平滑され、制御電圧VCとして演算増幅器22に与えられる。演算増幅器22で、制御電流ICによって回路網24〜26で生ずるノードN2の電圧と制御電圧VCとが比較され、この制御電圧VCに応じた電流が流れるようにNMOS23が制御される。PMOS23に流れる電流は直列接続されたPMOS27に流れ、このPMOS27に対して電流ミラーを構成するPMOS28から、同じ大きさの制御電流ICが電流制御発振器30に供給される。平滑用のキャパシタ21と回路網24〜26は独立しているので、回路網24〜26を構成する素子の定数を容易に設計することができる。【選択図】図1
Claim 1：
入力信号と参照信号の位相差を比較する位相比較器と、前記位相比較器の比較結果に基づき制御電流を出力する電圧電流変換器と、前記制御電流に応じた周波数の出力信号を出力すると共に、該出力信号を前記参照信号として前記位相比較器に与える電流制御発振器とを備え、 前記電圧電流変換器は、 前記位相比較器の比較結果を受ける第1ノードと共通電位供給部との間に接続された第1のフィルタ回路と、 前記制御電流の制御用の第2のフィルタ回路とを有し、 前記第2のフィルタ回路は少なくとも第1の抵抗と第1のキャパシタとが並列に接続された構成であること、 を特徴とする位相同期回路。
IPC (1)：
H03L 7/093
FI (1)：
H03L7/08 E
F-Term (8)：
5J106AA04 ,  5J106CC01 ,  5J106CC24 ,  5J106CC38 ,  5J106DD32 ,  5J106EE19 ,  5J106JJ04 ,  5J106KK36
Patent cited by the Patent：
Cited by applicant (7)
Show all
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM