Pat
J-GLOBAL ID：200903000688494929

多層回路基板及びその製造方法

Inventor：
小山 雅義

About 小山 雅義

, 
林 祥剛

About 林 祥剛

, 
大谷 和夫

About 大谷 和夫


Applicant, Patent owner：
松下電器産業株式会社

About 松下電器産業株式会社


Agent (1)： 石原 勝
Gazette classification：公開公報
Application number (International application number)：2005018651
Publication number (International publication number)：2006210524
Application date： Jan. 26, 2005
Publication date： Aug. 10, 2006
Summary：
【課題】 導電層のランド部とビアホールの位置ずれがなく、電気的な接続抵抗が低く、さらに半導体チップの実装性が高い、優れた品質の多層回路基板及びその製造方法を提供する。【解決手段】 離型キャリアに配線パターンを形成するとともにその配線パターンに予めビアホール径に相当する穴を所定位置に設け、離型キャリアとともに配線パターンを絶縁性基材に貼り付け、レーザ光を離型キャリア側から照射し、ビアホール径に相当する配線パターンの穴をレーザマスクとして絶縁性基材にビアホールを形成し、ビアホールと穴に導電性ペーストを充填し、導電層とビアホールが位置ずれなく一致するようにした。【選択図】 図1
Claim (excerpt)：
絶縁性基材の両面に配線パターンを成す導電層が設けられ、前記絶縁性基材と前記導電層に連通形成されたビアホールに層間導通を得る導電性ペーストが充填され、かつ前記導電層にビアホールと同軸の穴が形成されているコア基板を有することを特徴とする多層回路基板。
IPC (1)：
H05K 3/46
FI (4)：
H05K3/46 N ,  H05K3/46 B ,  H05K3/46 X ,  H05K3/46 Z
F-Term (22)：
5E346AA02 ,  5E346AA12 ,  5E346AA15 ,  5E346AA22 ,  5E346AA32 ,  5E346BB02 ,  5E346BB16 ,  5E346CC10 ,  5E346CC32 ,  5E346CC38 ,  5E346CC39 ,  5E346DD02 ,  5E346DD12 ,  5E346DD32 ,  5E346EE14 ,  5E346EE15 ,  5E346FF18 ,  5E346GG15 ,  5E346GG19 ,  5E346GG22 ,  5E346GG28 ,  5E346HH26
Patent cited by the Patent：
Cited by applicant (5)
Show all
Cited by examiner (1)

Return to Previous Page

TOP

BOTTOM