Pat
J-GLOBAL ID:200903000699307675

標準クロック・メカニズムを用いて、多重データ・ストリームの処理の同期と異なる処理速度のマッチングを行う方法、コンピュータ・プログラム・プロダクツ、およびシステム

Inventor:
Applicant, Patent owner:
Agent (1): 谷 義一 (外1名)
Gazette classification:公開公報
Application number (International application number):1997180625
Publication number (International publication number):1998283199
Application date: Jun. 20, 1997
Publication date: Oct. 23, 1998
Summary:
【要約】 (修正有)【課題】 カーネル・モードで実行される相互接続ソフトウェア・フィルタのシステムにおいて、2つまたはそれ以上のデータ・ストリーム間の処理を同期化し、相互に対してドリフトする可能性のある2つの異なるハードウェア・クロック間のレートを整合する。【解決手段】 同期化はイベント通知またはストリーム位置の照会を通して達成され、別々のストリーム内のデータの対応するフレームが一緒にレンダリングされるようにする(例えば、ビデオ・フレームおよび対応するサウンド・トラック)。レート整合は物理クロックの進行を、一連のデータ・ストリーム・タイムスタンプと対比しながらモニタし、異なるクロック・レートを整合するように調整を行う。共通物理クロックは、あるコンポーネントが特定のクロック時間を、すべてのコンポーネントによって共有される時間に変換するときの参照として使用され、発生する誤差を最小限にする。
Claim (excerpt):
データをカーネル・モードで処理することを効率化するようにソフトウェア・ドライバを相互接続し、異なるデータ・ストリームを同期化または異なるハードウェア・クロックをレート整合するためのタイミング情報を標準化された方法で提供する方法であって、該方法は、1つまたは2つ以上のカーネル・モード・ドライバをオープンするステップと、ドライバを接続するための1つまたは2つ以上の接続ピン・インスタンスを形成するステップであって、各接続ピン・インスタンスは前記1つまたは2つ以上のドライバと階層的に関係づけられ、該1つまたは2つ以上のドライバ間でデータ伝送のために使用されるステップと、レート整合とストリーム同期化のための1つまたは2つ以上のクロック・メカニズムを作成するステップであって、各クロックは、前記1つまたは2つ以上の接続ピン・インスタンスの1つと階層的に関係づけられ、基礎となるハードウェア・オシレータに基づいてデータ・ストリーム時間と物理時間を提供するステップと、該1つまたは2つ以上の接続ピン・インスタンスを相互接続し、カーネル・モードに置かれた1つまたは2つ以上のドライバを通る連続データ・フロー・パスが得られるようにするステップであって、前記クロックは異種クロック・オシレーション間でレート整合するときと、異種データ・ストリームを同期化するときにタイミング情報を利用できるようにするステップとを備えていることを特徴とする方法。
Patent cited by the Patent:
Cited by examiner (2)
Article cited by the Patent:
Return to Previous Page