Pat
J-GLOBAL ID:200903000758059923

マイクロコンピュータ及びデバッグ支援装置

Inventor:
Applicant, Patent owner:
Agent (1): 玉村 静世
Gazette classification:公開公報
Application number (International application number):1996048921
Publication number (International publication number):1997244915
Application date: Mar. 06, 1996
Publication date: Sep. 19, 1997
Summary:
【要約】【課題】 フラッシュメモリのような不揮発性メモリに代えてSRAMのような代替メモリを利用し、システムデバッグを行う場合にも、前記不揮発性メモリの動作を規定するための制御レジスタ手段に対する制御の妥当性を検証できる評価用のマイクロコンピュータを提供する。【解決手段】 マイクロコンピュータ応用システム(42)の評価に利用可能な、マイクロコンピュータ(11)は、制御レジスタ手段(22E)に設定されるデータの状態に基づいて、中央処理装置(19E)による前記消去及び書込み制御の規則違反を検出し、この規則違反の検出結果を外部に出力可能にする論理手段(23)を有する。
Claim (excerpt):
中央処理装置と、電気的にデータの消去及び書込みが可能にされる不揮発性半導体記憶装置の前記消去と書込みを制御するための制御データが設定される制御レジスタ手段とを有し、マイクロコンピュータ応用システムの評価に利用可能な、マイクロコンピュータにおいて、前記制御レジスタ手段に設定されるデータの状態に基づいて、前記中央処理装置による前記消去及び書込み制御の規則違反を検出し、この規則違反の検出結果を外部に出力可能にする論理手段を設けて成るものであることを特徴とするマイクロコンピュータ。
IPC (2):
G06F 11/22 340 ,  G11C 16/06
FI (2):
G06F 11/22 340 A ,  G11C 17/00 309 E

Return to Previous Page