Pat

J-GLOBAL ID：200903000762516077

ゼロクロス・スイツチング素子

Inventor： 小林 寛 ,  井上 徳成
Applicant, Patent owner： 株式会社電設 ,  小林 寛
Agent (1)： 日比谷 征彦
Gazette classification：公開公報
Application number (International application number)：1991195721
Publication number (International publication number)：1993021792
Application date： Jul. 10, 1991
Publication date： Jan. 29, 1993
Summary：

【要約】【目的】 電力スイッチング素子におけるオンからオフへの過渡期間における損失を低減する。【構成】 P型チャンネル層13をN型ソース層14とN型ドレイン層15で挟み、かつ絶縁層16を介してゲート電極17を設けたMOS型FET20aのチャンネル層13とドレイン層15の接合面2の近傍に不純物濃度をステップ状に高くした内層3、4を形成し、チャンネル層13の基板電極18とソース層14の電極を導体で接続している。ゲート20gの電圧を零にしてドレイン20dからソース20sに流れる電流を遮断するとき、チャンネル層13内のキャリアがほぼ消滅するまで、内層3、4が一定量だけ電荷を蓄積し、半導通状態のチャンネルに印加される電圧の上昇をステップ状に遅らせて損失電力を低減する。

Claim (excerpt)：

少なくともP、N何れかの領域においてPN接合面近傍の薄い部分の不純物濃度を、略ステップ状に高くし、前記PN接合面を隔てて前記薄い部分に隣接する他方の領域の不純物濃度を高くしたPN接合ダイオードを、MOS型FETのドレイン領域とチャンネル領域の境界を含むPN接合面に設けたことを特徴とするゼロクロス・スイッチング素子。

IPC (3)：

H01L 29/784 ,  H01L 29/86 ,  H03K 17/13

FI (2)：

H01L 29/78 301 X ,  H01L 29/78 321 X

Patent cited by the Patent：

Cited by examiner (3)

• 特開平1-117363
  
• 特開昭63-299279
  
• 特開昭50-008487