Pat

J-GLOBAL ID：200903000815141755

半導体メモリ装置及びその製造方法

Inventor： 奥田 寧 ,  堀 隆 ,  中尾 一郎
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 前田 弘 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994230828
Publication number (International publication number)：1995153858
Application date： Sep. 27, 1994
Publication date： Jun. 16, 1995
Summary：

【要約】【目的】 低電圧駆動・低消費電力・高信頼性を特徴とする高集積半導体メモリ装置を提供する。【構成】 メモリセルの制御ゲート電極16とチャネル領域2の間に、容量部10を設ける。容量部10に、チャネル領域2の上から順に、シリコン酸化膜からなる第1ゲート絶縁膜11,シリコン窒化膜からなる第1キャリア捕獲層12,n- ポリシリコン膜からなるキャリア移動層13,シリコン窒化膜からなる第2キャリア捕獲層14,シリコン酸化膜からなる第2ゲート絶縁膜15を設ける。キャリア捕獲層12,14のキャリアの捕獲状態を変化させて、容量部10内に分極を生ぜしめ、データとして保持する。容量部10内をキャリアが移動するだけなので、ゲート絶縁膜11等を破壊することはなく、キャリア捕獲層12,14のキャリア束縛エネルギーを調節することで、低電圧駆動が可能である。

Claim (excerpt)：

第1導電性部材と第2導電性部材との間に情報を記憶するための容量部を配置した少なくとも1つの単位メモリセルを有する半導体メモリ装置であって、上記容量部は、上記第1導電性部材に隣接し、キャリアの通過を妨げる高いエネルギー障壁を有する第1障壁層と、上記第1障壁層を介して上記第1導電性部材と対向し、キャリアの移動が可能なエネルギーレベルを有するキャリア移動層と、上記キャリア移動層と上記第2導電性部材との間に介設され、キャリアの通過を妨げる高いエネルギー障壁を有する第2障壁層と、上記キャリア移動層と上記第1障壁層,第2障壁層のうちの少なくともいずれか一方との間に介設され、キャリアの捕獲が可能なエネルギーレベルを有する少なくとも1つのキャリア捕獲層とを備え、上記容量部は、上記第1導電性部材と第2導電性部材間に印加される少なくとも2値の電圧の変化に応じ、上記キャリア捕獲層によるキャリアの捕獲状態を変化させて、これにより生じる少なくとも2つの相異なる分極状態を記憶データとして保持するように構成されていることを特徴とする半導体メモリ装置。

IPC (8)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8242 ,  H01L 27/108 ,  H01L 27/115

FI (4)：

H01L 29/78 371 ,  H01L 27/04 C ,  H01L 27/10 325 J ,  H01L 27/10 434

Patent cited by the Patent：

Cited by examiner (3)

• 特開平3-076272
  
• 特開昭64-055868
  
• 半導体記憶装置
  Gazette classification：公開公報   Application number：特願平3-214451   Applicant：新日本製鐵株式会社