Pat

J-GLOBAL ID：200903000816242024

薄膜トランジスタアレイ

Inventor： 助川 統 ,  井原 浩史
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 尾身 祐助
Gazette classification：公開公報
Application number (International application number)：1993119024
Publication number (International publication number)：1994310723
Application date： Apr. 22, 1993
Publication date： Nov. 04, 1994
Summary：

【要約】【目的】 液晶パネルにおいて、対向基板での反射光のa-Si膜への入射を抑制して、TFTのオフ電流の低減化を図る。【構成】 ゲート電極5、a-Si膜6、ドレイン電極7、ソース電極8を有する薄膜トランジスタ3において、ソース電極を引き延ばして、a-Si膜6の周囲を遮光する遮光部8aを形成する。【効果】 バックライト光のTFT基板を透過する光量が減少するため、a-Si膜6へ入射される反射光が減少し、TFTのオフ電流が低減化される。

Claim (excerpt)：

透明ガラス基板上に複数のゲートバスラインとこれに直交する複数のドレインバスラインとが配置され、ゲートバスラインとドレインバスラインとの各交点に薄膜トランジスタと画素電極とが配置されている薄膜トランジスタアレイにおいて、前記薄膜トランジスタの活性層である半導体層の周辺部には、前記薄膜トランジスタのソース・ドレイン電極と同一の層に同一の材料にて形成された遮光膜が設けられていることを特徴とする薄膜トランジスタアレイ。

IPC (2)：

H01L 29/784 ,  G02F 1/136 500

FI (2)：

H01L 29/78 311 N ,  H01L 29/78 311 S