Pat

J-GLOBAL ID：200903000822331527

半導体装置の製造方法

Inventor： 梶田 明弘 ,  松永 範昭 ,  松能 正 ,  エム・ビー・アナンド ,  松田 哲朗
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1998194348
Publication number (International publication number)：2000031145
Application date： Jul. 09, 1998
Publication date： Jan. 28, 2000
Summary：

【要約】【課題】工程時間を大幅に増加することなく被加工基板表面に均一な電位を与えて配線を堆積する。【解決手段】Siウェハ1内の基板厚さ方向に貫通する複数の導電性プラグ6を形成し、Siウェハ1の主面側に導電性材料によりシード層を形成し、導電性プラグ6にSiウェハ1の裏面から電源8より電圧を印加することによりシード層表面を均一な電位に保持してシード層表面にCu膜を電解メッキ法により堆積する。

Claim (excerpt)：

半導体基板内に基板厚さ方向に貫通する複数の導電性プラグを形成する工程と、前記半導体基板の主面側に前記導電性プラグに導通する導電層を形成する工程と、前記半導体基板の裏面側から前記導電性プラグを介して前記導電層に電圧を供給することにより該導電層上に導電性薄膜を電解メッキ法により形成する工程とを含むことを特徴とする半導体装置の製造方法。

IPC (5)：

H01L 21/3205 ,  C25D 7/12 ,  H01L 21/288 ,  H01L 21/768 ,  H01L 27/00 301

FI (5)：

H01L 21/88 B ,  C25D 7/12 ,  H01L 21/288 E ,  H01L 27/00 301 B ,  H01L 21/90 A

F-Term (41)：

4K024AA09 ,  4K024AB01 ,  4K024AB15 ,  4K024BA11 ,  4K024BB12 ,  4K024BC10 ,  4K024CB02 ,  4K024CB04 ,  4K024CB06 ,  4K024CB21 ,  4K024DB07 ,  4K024FA01 ,  4K024GA16 ,  4M104BB02 ,  4M104BB04 ,  4M104BB17 ,  4M104BB18 ,  4M104BB30 ,  4M104DD37 ,  4M104DD43 ,  4M104DD52 ,  4M104DD66 ,  4M104FF02 ,  4M104FF07 ,  4M104FF09 ,  4M104FF16 ,  4M104FF21 ,  5F033AA02 ,  5F033AA04 ,  5F033AA05 ,  5F033AA10 ,  5F033AA13 ,  5F033AA29 ,  5F033AA66 ,  5F033BA12 ,  5F033BA15 ,  5F033BA17 ,  5F033BA21 ,  5F033BA25 ,  5F033CA03 ,  5F033DA13