Pat
J-GLOBAL ID:200903000831668828

半導体装置およびその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 小鍜治 明 (外2名)
Gazette classification:公開公報
Application number (International application number):1993295150
Publication number (International publication number):1995147382
Application date: Nov. 25, 1993
Publication date: Jun. 06, 1995
Summary:
【要約】【目的】 半導体装置の静電保護回路にサージが印加されたときのコンタクト接合部直下の金属配線スパイクの発生を防ぎ、半導体装置のサージ耐圧を向上させる。【構成】 P型半導体基板8内の静電保護回路の入力端子側およびグランド側のN型不純物拡散層9と金属配線10との接合部直下に、N型不純物拡散層9より幅が狭く、より不純物濃度の低いN型ウェル11を、基板8表面からN型不純物拡散層9よりも深くまで形成する。P型半導体基板8の上部にLOCOS分離により熱酸化膜13を形成する。次に、燐などのN型不純物をイオン注入し、高濃度のN型不純物拡散層9を形成する。コンタクト窓15はドライエッチングにより層間絶縁膜14に形成する。
Claim (excerpt):
一導電型半導体基板上に形成された絶縁分離膜の両側に隣接した、前記半導体基板と逆導電型で不純物濃度の高い不純物拡散層を有し、前記不純物拡散層が層間絶縁膜に設けられた窓を通して金属配線と接続され、前記不純物拡散層の片側または両側の前記不純物拡散層の前記金属配線との接合部直下に前記半導体基板と逆導電型のウェルが形成されていることを特徴とする半導体装置。
IPC (4):
H01L 27/04 ,  H01L 21/822 ,  H01L 21/8234 ,  H01L 27/088
FI (2):
H01L 27/04 H ,  H01L 27/08 102 F

Return to Previous Page