Pat
J-GLOBAL ID：200903000839879593

コプロセッサ及びコンピュータシステム

Inventor：
青木 絵美

About 青木 絵美

, 
福田 英明

About 福田 英明


Applicant, Patent owner：
ソニー株式会社

About ソニー株式会社


Agent (1)： 有吉 修一朗
Gazette classification：公開公報
Application number (International application number)：2005277242
Publication number (International publication number)：2007087244
Application date： Sep. 26, 2005
Publication date： Apr. 05, 2007
Summary：
【課題】占有面積を拡大させることなく、処理速度の向上を実現することができるコンピュータシステムを提供する。【解決手段】メインCPU2と、コプロセッサ3と、外部メモリ4と、これらを接続するバス5とを備えるコンピュータシステム1において、コプロセッサコアは、命令を書き込む2ページ構成の命令メモリ6と、データを書き込む2ページ構成のデータメモリと、命令を実行するコプロセッサコア8と、これらを接続するバスI/F10とを備え、先発タスクの処理中に、後発タスクを処理するための命令及びデータの書き込みを行なって、先発タスクの終了後に各ページの接続先の切り替えを行なう。【選択図】図1(a)
Claim 1：
第1の伝送路によってマイクロプロセッサ及び外部記憶装置と接続されると共に、前記外部記憶装置に記憶された命令及びデータを読み出すことによりタスク処理を行うコプロセッサにおいて、 前記命令及び前記データを書き込むメモリと、 該メモリに書き込まれた命令及びデータを読み出し、同命令を実行するコプロセッサコアと、 前記第1の伝送路、前記メモリ及び前記コプロセッサコアを接続する第2の伝送路とを備え、 前記メモリは、独立して書き込み処理及び読み出し処理が可能である複数のページにより構成されると共に、 一のページに書き込まれた命令及びデータをコプロセッサコアが読み出すことによる先発タスクの処理中に、後発タスクを処理するための命令及びデータを他のページに書き込み、先発タスクの終了後に他のページに書き込まれた命令及びデータをコプロセッサコアが読み出すことによって後発タスクの処理を行う様に構成された ことを特徴とするコプロセッサ。
IPC (3)：
G06F 9/48 ,  G06F 9/38 ,  G06F 12/06
FI (5)：
G06F9/46 455Z ,  G06F9/38 370C ,  G06F12/06 520A ,  G06F12/06 525A ,  G06F9/38 310A
F-Term (9)：
5B013AA01 ,  5B013AA02 ,  5B013DD03 ,  5B060AA20 ,  5B060AC01 ,  5B060AC11 ,  5B060CA12 ,  5B060KA02 ,  5B060KA04
Patent cited by the Patent：
Cited by applicant (1)
  • マイクロプロセッサ
    Gazette classification：公開公報   Application number：特願平10-107568   Applicant：ソニー株式会社
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM