Pat
J-GLOBAL ID：200903000914238990
半導体テストシステムの自動校正装置
Inventor：
Applicant, Patent owner：
Gazette classification：公開公報
Application number (International application number)：1995353609
Publication number (International publication number)：1997184871
Application date： Dec. 28, 1995
Publication date： Jul. 15, 1997
Summary：
【要約】【課題】 半導体テストシステムにおいて、DUT33の周辺回路21による入出力信号の誤差の補正や動作確認を行うのに適した自動校正装置を提供する。【解決手段】 デバイスプログラムとリンクした、テーブル形式のツールにより、試験条件の設定に対応した周辺回路21の変更状態をキャリブレーションデータとして取り込んで、ACモジュール60の信号設定データを補正し、周辺回路21を含めた誤差の補正や周辺回路21での動作確認を自動で行う。
Claim (excerpt)：
周辺回路を有するデバイスの半導体試験装置において、キャリブレーションの内容設定ができる条件設定手段を設け、周辺回路(21)と被測定デバイスのDUT(33)との間に、切り換え手段を設け、該切り換え手段により前記周辺回路(21)の出力を受けて測定する測定手段を設け、ACモジュール(60)の出力が前記周辺回路(21)を介して得られる期待値のデータと前記測定手段との測定データとを受けて、誤差補正データを演算する演算部(70)を設け、該演算部(70)で演算した誤差補正データを、リレー制御レジスタ(50)に対応するアドレスに格納する補正データメモリ(80)を設け、前記リレー制御レジスタ(50)からのデータ出力により前記補正データメモリ(80)に格納された誤差補正データを選択して、前記ACモジュール(60)の設定データを補正することにより、周辺回路(21)の状態の変化を含めたキャリブレーションがおこなえることを特徴とした半導体テストシステムの自動校正装置。
Patent cited by the Patent：
Return to Previous Page
